FC2カウンター FPGAの部屋 2013年07月05日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

AXI VDMAのシミュレーション1

AXI VDMAシミュレーションをするために、今まで、いろいろとXPSプロジェクトのカスタムIPを作ってきた。下にそのリストを示す。

カメラ、ビデオ表示カスタムIPを AX4-Stream に変更1(使用するIPの検討)
カメラ、ビデオ表示カスタムIPを AX4-Stream に変更2(カメラ・インターフェースIP)

カメラ・インターフェース用AXI4-Stream IPの作製1(仕様の検討)
カメラ・インターフェース用AXI4-Stream IPの作製2(pixel_fifo の生成)
カメラ・インターフェース用AXI4-Stream IPの作製3(シミュレーション)
カメラ・インターフェース用AXI4-Stream IPの作製4(HDLソース1)
カメラ・インターフェース用AXI4-Stream IPの作製5(HDLソース2)
カメラ・インターフェース用AXI4-Stream IPの作製6(AXI4-Stream IPの設定)

Custom Video Timing Controller の作製1(仕様の検討)
Custom Video Timing Controller の作製2(シミュレーション)
Custom Video Timing Controller の作製3(XPSにAdd IP)

ZedBoard用画像出力IPの作製1(仕様の検討)
ZedBoard用画像出力IPの作製2(シミュレーション)
ZedBoard用画像出力IPの作製3(Add IP)

AXI VDMAのレジスタ設定用AXI Lite Master IPの作製1(仕様の検討)
AXI VDMAのレジスタ設定用AXI Lite Master IPの作製2(シミュレーション)
AXI VDMAのレジスタ設定用AXI Lite Master IPの作製3(HDLソースの公開)
AXI VDMAのレジスタ設定用AXI Lite Master IPの作製4(XPSへAdd IP)

AXI4 Slave インターフェースのメモリ・シミュレーション用 IP の作製1
AXI4 Slave インターフェースのメモリ・シミュレーション用 IP の作製2(シミュレーション)
AXI4 Slave インターフェースのメモリ・シミュレーション用 IP の作製3(テストベンチ)
AXI4 Slave インターフェースのメモリ・シミュレーション用 IP の作製4(Add IP)


AXI VDMAをシミュレーションするために、Project Navigator のプロジェクト(VDMA_test)を作った。現在使用しているバージョンは14.5。
VDMA_test_1_130705.png

その下に、XPSプロジェクトを生成した。
VDMA_test_2_130705.png

いろいろとポートを接続したりしてシミュレーションを行おうとしているが、デザイン・ルール・チェックを行ったところエラーが出てしまった。エラー内容を下に示す。

ERROR:EDK:4048 - For axi streaming point-2-point interface connector 'mt9d111_inf_axi_stream_0_m_axis', the C__PROTOCOL value of the connection points differ:
IPNAME:mt9d111_inf_axi_stream INSTANCE:mt9d111_inf_axi_stream_0 BUS_INTERFACE:M_AXIS BUS_STD=AXIS C_M_AXIS_PROTOCOL= - D:\HDL\FndtnISEWork\Zynq-7000\ZedBoard\test\VDMA_test\system\system.mhs line 19
IPNAME:axi_vdma INSTANCE:axi_vdma_0 BUS_INTERFACE:S_AXIS_S2MM BUS_STD=AXIS C_S_AXIS_S2MM_PROTOCOL=XIL_AXI_STREAM_VID_DATA - D:\HDL\FndtnISEWork\Zynq-7000\ZedBoard\test\VDMA_test\system\system.mhs line 31


ar37425のaxi_stream_v2_1_0.mpd を元に、mt9d111_inf_axi_stream_v2_1_0.mpd を書いてあるのだが、ANALOG DEVICESのHDMI のReference Design の ADV7511 XILINX EVALUATION BOARDS REFERENCE DESIGN の axi_hdmi_tx_16b_v2_1_0.mpd にも書いてあったのだが、C_M_AXIS_MM2S_PROTOCOL の定義が必要のようだ。

PARAMETER C_M_AXIS_PROTOCOL = XIL_AXI_STREAM_VID_DATA, DT = STRING, BUS = M_AXIS_MM2S, ASSIGNMENT = CONSTANT, TYPE = NON_HDL


これを、mt9d111_inf_axi_stream_v2_1_0.mpd に追加した。
AXI VDMAのS2MM AXI4 Stream ポートに接続するためには、C_M_AXIS_PROTOCOL パラメータに、XIL_AXI_STREAM_VID_DATA を設定する必要があるようだ。

  1. 2013年07月05日 05:15 |
  2. IP
  3. | トラックバック:0
  4. | コメント:0