FC2カウンター FPGAの部屋 2014年01月29日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado 2013.4でAXI VDMAを使ったカメラ表示回路の作製13(ハードウェアのデバック1)

Vivado 2013.4でAXI VDMAを使ったカメラ表示回路の作製12(実機でテスト)”の続き。

前回、ディスプレイが真っ暗だったので、Vivado Logic Analyzer でデバックしてみることにした。
なお、”IP インテグレーターを使用した IP サブシステムの設計 UG994 (v2013.4) 2013 年 12 月 18 日”の61ページからの”第 4 章 IP インテグレーター デザインのデバッグ"を参考にした。

・Sourcesウインドウから、CamD_VDMA_wrapper を展開して、CamD_VDMA_iのDiagramを表示させた。

・axi_vdma_0 の S_AXIS_S2MM からのネットをクリックして、右クリックし、右クリックメニューからMark Debugを選択する。
Cam_VDMA_144_140128.png

・axi_vdma_0 の S_AXIS_S2MM からのネットに緑色のデバックマークが付いた。
Cam_VDMA_145_140128.png

・axi_vdma_0 の M_AXI_MM2S, M_AXI_S2MM, M_AXIS_MM2S, mm2s_fsync, 2smm_fsync のネットにMark Debug を行った。
Cam_VDMA_146_140128.png

・Flow Navigator のIP Integrator -> Generate Block Design をクリックした。
Cam_VDMA_147_140128.png

・Generte Output Products ダイアログが表示された。Generate ボタンをクリックした。
Cam_VDMA_148_140128.png

・IP Integrator の生成が終了した。

・Flow Navigator の Synthesis -> Run Synthesis をクリックして、論理合成をスタートした。
Cam_VDMA_69_140115.png

・論理合成が終了し、ダイアログが表示された。Open Synthesized Design のラジオボタンをクリックして、OKボタンをクリックした。
Cam_VDMA_70_140115.png

・Synthesized Design が表示された。Schematic をクリックした。
Cam_VDMA_149_140129.png

・Schematic が表示された。
Cam_VDMA_150_140129.png

・Window メニューからDebug を選択した。
Cam_VDMA_151_140129.png

・Debug は左上のウインドウに表示されたが、下のウインドウに移動した。
Cam_VDMA_152_140129.png

・Debugウインドウの Set up Debug アイコンをクリックしてDebug ウィザートを実行する。
Cam_VDMA_153_140129.png

・Set up Debugダイアログが表示された。Next >ボタンをクリックした。
Cam_VDMA_154_140129.png

・Debug を行うネットが出てくるが、ところどころClock Domain がundefined になっているので、FCLK_CLK0を指定する。GNDやVCCへ接続されている信号なのだが一応クロックを指定しておく。
Cam_VDMA_155_140129.png

・undefined のネットをすべて選択し、右クリックメニューからSelect Clock Domain を選択した。
Cam_VDMA_156_140129.png

・Select Clock Domain ダイアログが表示された。FCLK_CLK0 を選択して、OKボタンをクリックした。
Cam_VDMA_157_140129.png

・undefined のネットに、FCLK_CLK0を割り当てた。次の2つの undefined のネットもやってしまっているので、エラーが無くなっている。
Cam_VDMA_158_140129.png

・あと2つ、undefined のネットがあったので、FCLK_CLK0 を割り当てた。Next >ボタンをクリックした。
Cam_VDMA_159_140129.png

・Enable advanced trigger mode と Enable basic capture mode のチェックボックにチェックを入れた。
Cam_VDMA_160_140129.png

・Summary が表示されたので、Finish ボタンをクリックした。
Cam_VDMA_161_140129.png

・ILAコアが挿入されて、Debug画面が変わった。
Cam_VDMA_162_140129.png

・ビットストリームを生成する。
Cam_VDMA_163_140129.png

・Save Project ダイアログが表示された。Save ボタンをクリックした。
Cam_VDMA_164_140129.png

・インプリメントをやるかどうか聞いてきた。Yesボタンをクリックした。
Cam_VDMA_165_140129.png

・約3時間かかって、インプリメントが終了した。クリティカル・ワーニングが出ていた。
Cam_VDMA_166_140129.png

・クリティカル・ワーニングはタイミングなので、Timing Summary を表示させる。Report Timing Summary をクリックした。
Cam_VDMA_167_140129.png

・Report Timing Summary ダイアログが表示された。そのままOKボタンをクリックした。
Cam_VDMA_168_140129.png

・Timing Summary が表示された。やはりエラーが出ていた。
Cam_VDMA_169_140129.png

・clk_fpga_0 のタイミングエラーは ILAコアでのタイミングエラーだった。
Cam_VDMA_170_140129.png

・pclk to clk_fpga_0 のタイミングエラーも ILAコアでのタイミングエラーだった。
Cam_VDMA_171_140129.png

タイミングエラーはすべて、ILAコアでのタイミングエラーなので、無視することにした。

Vivado 2013.4でAXI VDMAを使ったカメラ表示回路の作製14(ハードウェアのデバック2)”に続く。
  1. 2014年01月29日 05:33 |
  2. Vivado
  3. | トラックバック:0
  4. | コメント:0