FC2カウンター FPGAの部屋 2014年06月27日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

VivadoでZYBOのAXI4 Slave キャラクタ・ディスプレイ・コントローラ9(SDK、実機テスト)

VivadoでZYBOのAXI4 Slave キャラクタ・ディスプレイ・コントローラ8(インプリメント)”の続き。

前回はインプリメント、ビットストリームの生成を行って成功した。今回はハードウェア情報をSDKにエクスポートして、ソフトウェアを作製し、ZYBOでキャラクタが表示されるか?テストを行う。

・Implemented Design を開いたまま、File メニューから Export -> Export Hardware for SDK... を選択する。
Vivado_ZYBO_CDC_axi_slave_175_140624.png

・ Export Hardware for SDKダイアログが表示された。Include bitstream のところがHideされていないが、これはISE同様に、Implemented Designを開いているからかもしれない? 

・Launch SDK にチェックを入れて、SDKを起動するように設定する。OKボタンをクリックした。
Vivado_ZYBO_CDC_axi_slave_176_140624.png

・SDKが起動した。hw_platform_0 ができていた。system.xml には、自分IPの cdc_vga_axi_slave_0 が入っているのがわかる。
Vivado_ZYBO_CDC_axi_slave_177_140624.png

・Cプロジェクトを作製する。

・File メニューから New -> Application Project を選択する。
Vivado_ZYBO_CDC_axi_slave_178_140626.png

・New Project ダイアログが表示された。Project Name に cdc_test と入力して、Next > ボタンをクリックした。
Vivado_ZYBO_CDC_axi_slave_179_140626.png

・Template では、Empty Application を選択する。Finish ボタンをクリックした。
Vivado_ZYBO_CDC_axi_slave_180_140626.png

・Project Explorer 上に、cdc_test, cd_test_bsp プロジェクトができている。
Vivado_ZYBO_CDC_axi_slave_181_140626.png

・Cソース・ファイルを生成する。cdc_test -> src フォルダを右クリックして、右クリックメニューから New -> Source File を選択する。
Vivado_ZYBO_CDC_axi_slave_182_140626.png

・New Source File ダイアログが表示された。Source file に cdc_test.c と入力して、Finish ボタンをクリックした。
Vivado_ZYBO_CDC_axi_slave_183_140626.png

・cdc_test.c が表示された。ファイルの内容は、ISEの時のファイルをそのままコピペしてある。
Vivado_ZYBO_CDC_axi_slave_184_140626.png

・cdc_test_bsp がビルド・エラーなので、ProjectメニューからClean... を選択した。
Vivado_ZYBO_CDC_axi_slave_185_140626.png

・Clean all projects のラジオボタンがクリックされているのを確認して、OKボタンをクリックした。
Vivado_ZYBO_CDC_axi_slave_186_140626.png

・cdc_test.c もエラーが発生していた。XPAR_CDC_VGA_AXI_SLAVE_0_S_AXI_RNG00_BASEADDR が無いというエラーだった。
Vivado_ZYBO_CDC_axi_slave_187_140626.png

・xparameters.h を見ると、XPAR_CDC_VGA_AXI_SLAVE_0_S_BASEADDR に変更になっていた。
Vivado_ZYBO_CDC_axi_slave_188_140626.png

・cdc_test.c の XPAR_CDC_VGA_AXI_SLAVE_0_S_AXI_RNG00_BASEADDR を XPAR_CDC_VGA_AXI_SLAVE_0_S_BASEADDR に変更した。
Vivado_ZYBO_CDC_axi_slave_189_140626.png

・ZYBOをJTAG モードにして、電源をONする。

・SDKのXilinx Tools メニューから Program FPGA を選択し、Zynqをコンフィギュレーションする。
Vivado_ZYBO_CDC_axi_slave_190_140626.png

・ Program FPGA ダイアログが表示された。Program ボタンをクリックした。
Vivado_ZYBO_CDC_axi_slave_191_140626.png

・Zynqのコンフィギュレーションが開始され、終了した。
Vivado_ZYBO_CDC_axi_slave_192_140626.png

・Zynqのコンフィギュレーション後のSDK
Vivado_ZYBO_CDC_axi_slave_193_140626.png

・ソフトウェアを起動する前に Run Configuration を作製する。

・cdc_test プロジェクトを右クリックして、右クリックメニューから、Run As -> Run Configurations... を選択する。
Vivado_ZYBO_CDC_axi_slave_194_140626.png

・Run Configurations ダイアログが表示された。Xilinx C/C++ application (GDB) を右クリックして、右クリックメニューからNew を選択する。
Vivado_ZYBO_CDC_axi_slave_195_140626.png

・cdc_teste Debug ができた。デフォルトのまま、Run ボタンをクリックした。
Vivado_ZYBO_CDC_axi_slave_196_140626.png

・ソフトウェアが起動して、キャラクタがVGAポートに表示された。その時のSDKを示す。
Vivado_ZYBO_CDC_axi_slave_197_140626.png

・表示されたキャラクタを下に示す。解像度はHD (1920 x 1080ピクセル、148.5MHz)だ。
Vivado_ZYBO_CDC_axi_slave_198_140627.jpg

VivadoでZYBOのAXI4 Slave キャラクタ・ディスプレイ・コントローラ10(VHDLソース)”に続く。
  1. 2014年06月27日 05:06 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0