FC2カウンター FPGAの部屋 2014年08月19日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZYBO用カメラ表示回路の作製2(プロジェクト、ブロック・デザイン作製)

ZYBO用カメラ表示回路の作製1(準備編)”の続き。

ZYBO用カメラ・インターフェースIPの作製2(IP化)”で出来上がった ZYBO用カメラ・インターフェースIP と”ZYBO用ビットマップ・ディスプレイ・コントローラIP4(IP化)”を使用して、カメラ表示回路を作製する。

・Vivado 2014.2 のプロジェクトを作製した。Default Part は xc7Z010clg400-1 を選択した。
ZYBO_Cam_Disp_29_140818.png

・ZYBO用ビットマップ・ディスプレイ・コントローラIPのフォルダ BMDispC と、ZYBO用カメラ・インターフェースIPのふぉるだ CamInf を新規作成した。
ZYBO_Cam_Disp_30_140818.png

・そこに、それぞれのアーカイブしたIPのZIPファイルの内容をコピーした。
ZYBO_Cam_Disp_31_140818.png

ZYBO_Cam_Disp_32_140818.png

・左の Flow Navigator -> Project Manager -> IP Catalog をクリックする。

・右に IP Catalog のウインドウが出る。そこで右クリックして、右クリックメニューから IP Setting... を選択する。

・Project Setting のダイアログが出る。Add Repository... ボタンをクリックする。

・ BMDispC フォルダを選択した。

・Project Setting のダイアログに戻ると、ZYBO用ビットマップ・ディスプレイ・コントローラIPが追加されている。
ZYBO_Cam_Disp_33_140818.png

・同様に、ZYBO用カメラ・インターフェースIPも追加した。
ZYBO_Cam_Disp_34_140818.png

・IP Catalog のBase IP に追加された。
ZYBO_Cam_Disp_35_140818.png

・左の Flow Navigator -> Project Manager -> Create Block Design をクリックする。

・Create Block Design ダイアログが出る。CamDisp と入力して、OKボタンをクリックする。
ZYBO_Cam_Disp_36_140818.png

・Diagramウインドウが開く。

・Add IPをクリックして、IPコアをインポートする。
ZYBO_Cam_Disp_37_140818.png

・IPのカタログが出てくるので、ZYNQ 7 Processing System をダブルクリックする。
ZYBO_Cam_Disp_38_140818.png

・ZYNQがインポートされた。
ZYBO_Cam_Disp_39_140818.png

・ZYNQをダブル・クリックした。

・ZYNQ7 Processing System (5.4) のRe-customize IP ダイアログが表示された。
ここでZYBOのWebサイトからダウンロードしたZYBOの設定ファイル (ZYBO_zynq_def.xml)を読み込む。Digilent社のZYBOサイトの”ZYBO Board Definition File for configuring the Zynq Processing System core in Xilinx Platform Studio and Vivado IP Integrator”のZIPの中に入っている。

・Import XPS Settingsをクリックする。

・ZYBO_zynq_def.xmlを指定して、OKボタンをクリックした。
ZYBO_Cam_Disp_40_140818.png

・ZYBOのMIOの情報などが設定された。
ZYBO_Cam_Disp_41_140818.png

・Page Navigatgor から、Clock Configuration をクリックし、PL Fabric Clocks を展開し、FCLK_CLK0を100MHzに設定する。

・更に、FCLK_CLK1をビットマップ・ディスプレイ・コントローラIP用の25MHz、FCLK_CLK2をMT9D111のXCK用の36MHzに設定した。
ZYBO_Cam_Disp_42_140818.png

・processing_system7_0 のポートが増えた。
ZYBO_Cam_Disp_43_140818.png

・Run Block Automation をクリックすると、processing_system_0 の選択肢が出てくるので選択した。
ZYBO_Cam_Disp_44_140818.png

・Run Block Automation ダイアログが開いた。OKボタンをクリックした。
ZYBO_Cam_Disp_45_140818.png

・DDRとFIXED_IOの外部ポートが追加された。
ZYBO_Cam_Disp_46_140818.png

・Add IP で、bitmap_disp_cntrler_axi_master(ZYBO用ビットマップ・ディスプレイ・コントローラIP)と mt9d111_inf_axi_master(ZYBO用カメラ・インターフェースIP)を追加した。
ZYBO_Cam_Disp_47_140818.png

・PSのAXI HP0ポートを有効にするため、ZYNQ 7 Processing System をダブルクリックする。

・PS-PL Configuration で HP Slave AXI Interface -> S AXI HP0 interface にチェックを入れる。
ZYBO_Cam_Disp_48_140818.png

・Run Block Automation から /processing_system7_0/A_AXI_HP0 を選択した。
ZYBO_Cam_Disp_49_140818.png

・Run Block Automation ダイアログが表示された。そのままOKボタンをクリックした。
ZYBO_Cam_Disp_50_140818.png

・AXIインターコネクトやリセットIPが追加され、bitmap_disp_cntrler_axi_master_0 のM_AXI ポートと /processing_system7_0/A_AXI_HP0 が接続された。
ZYBO_Cam_Disp_51_140818.png

・同様に、mt9d111_inf_axi_master_0 も接続した。
ZYBO_Cam_Disp_54_140818.png

・init_done を出力するために AXI_GPIO を追加した。
ZYBO_Cam_Disp_88_140820.png 

・AXI IIC を追加したり、外部ポートを接続したりして、ブロック・デザインが完成した。
ZYBO_Cam_Disp_57_140818.png

・Validate Desin アイコンをクリックして、デザインを確認したら成功した。これで、ブロック・デザインは完成した。
ZYBO_Cam_Disp_58_140818.png

・Address Editor タブの表示を示す。
ZYBO_Cam_Disp_66_140819.png

ブロック・デザインを tcl ファイルにエクスポートしてみる。

・File メニューから Export -> Export Block Design... を選択した。
ZYBO_Cam_Disp_63_140819.png

・Export Block Design ダイアログが表示された。OKボタンをクリックした。
ZYBO_Cam_Disp_64_140819.png

・Z:/V_ZYBO_CAMD142/CamDisp.tcl が生成されている。
ZYBO_Cam_Disp_65_140819.png

ZYBO用カメラ表示回路の作製3(インプリメント)”に続く。
  1. 2014年08月19日 03:53 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0