FC2カウンター FPGAの部屋 その他のFPGAの話題
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vitis HLS 2020.1 のフォントを変更した

Vitis HLS 2020.1 を起動してプロジェクトを作成して、ファイルを書いたら、フォントが小さすぎて、爺さんには見えなかった。それで、フォントを大きくすることにした。

Eclipse フォントの大きさを変える方法”を参照してやってみた。

Vitis 2020.1 の Windows メニューから Preferences を選択する。

Gereral -> Colors and Fonts を選択する。
Basic を開いて、Test Font を選択する。Edit... ボタンをクリックする。
Vitis_HLS201_7_200618.png

Font の洗濯ダイアログが開く。
フォントも選べるけど、+ボタンをクリックして、12 ポイントに設定した。
Vitis_HLS201_8_200618.png

フォントが大きくなって見やすくなった。
Vitis_HLS201_9_200618.png

死活問題だよ。。。フォントが小さすぎる。老眼には見えないよ。。。
  1. 2020年06月18日 20:39 |
  2. その他のFPGAの話題
  3. | トラックバック:0
  4. | コメント:0

FPGAの部屋のまとめサイトの更新(2020年6月15日)

FPGAの部屋のまとめサイトを更新しました。Viits Vision, NNgen, RapidWright, fin-hlslib, finn, Wio Terminal のカテゴリを追加し、 2020 年 3 月 15 日までの記事を更新しました。
  1. 2020年06月15日 06:49 |
  2. その他のFPGAの話題
  3. | トラックバック:0
  4. | コメント:0

FPGAの部屋のまとめサイトの更新(2020年3月15日)

FPGAの部屋のまとめサイトを更新しました。 2020 年 3 月 15 日までの記事を更新しました。
  1. 2020年03月15日 04:31 |
  2. その他のFPGAの話題
  3. | トラックバック:0
  4. | コメント:0

FPGAの部屋のまとめサイトの更新(2019年12月24日)

FPGAの部屋のまとめサイトを更新しました。 ”Vitis”、”Vitis_HLS”、”Karuta”のカテゴリを追加して、2019 年 12 月 24 日までの記事を更新しました。
  1. 2019年12月24日 21:51 |
  2. その他のFPGAの話題
  3. | トラックバック:0
  4. | コメント:0

FPGAの部屋のまとめサイトの更新(2019年9月23日)

FPGAの部屋のまとめサイトを更新しました。 2019 年 9 月 23 日までの記事を更新しました。
  1. 2019年09月23日 06:52 |
  2. その他のFPGAの話題
  3. | トラックバック:0
  4. | コメント:0

FPGAの部屋のまとめサイトの更新(2019年6月24日)

FPGAの部屋のまとめサイトを更新しました。Donkey Car, ROS, Jetson Nano の記事を追加して、その他の記事を更新しました。
  1. 2019年06月24日 20:32 |
  2. その他のFPGAの話題
  3. | トラックバック:0
  4. | コメント:0

MIPIボード用PMOD拡張ボードをテストする3(実機でテスト)

MIPIボード用PMOD拡張ボードをテストする2(PMODテスト用IPの作成)”の続き。

今回は、PMOD 拡張ボードのPMOD の動作を確認するためにPMOD テスト用IP を作成し、Vivado に持っていって論理合成を行ったのだが、前回の回路では、clkcfg のDTS ファイルにfclk1 のエントリが無いので、クロックが主力されなかった。DTS ファイルに fclk1 のエントリを作れば良いのだが、面倒なので、fclk0 からクロックをもらってしまった。目で見て分からなくなったが、オシロスコープで確認すれば良いということにした。

もう一度、ブロック・デザインを貼っておく。
PMOD_B4MIPI_B_test_24_190524.png

ex_board_test_0 の ap_clk を fclk0 からもらっている。
論理合成を行って、出力ポートの位置とインターフェース仕様を決定した。
信号名とFPGAのピン番号の対応表を示す。

信号名   ピン番号
HD_GPIO_1 F8
HD_GPIO_2 F7
HD_GPIO_4 F6
HD_GPIO_5 G5
HD_GPIO_6 A6
HD_GPIO_9 E6
HD_GPIO_10 E5
HD_GPIO_11 D6


制約を示す。

set_property IOSTANDARD LVCMOS18 [get_ports {outc_V_0[7]}]
set_property IOSTANDARD LVCMOS18 [get_ports {outc_V_0[6]}]
set_property IOSTANDARD LVCMOS18 [get_ports {outc_V_0[5]}]
set_property IOSTANDARD LVCMOS18 [get_ports {outc_V_0[4]}]
set_property IOSTANDARD LVCMOS18 [get_ports {outc_V_0[3]}]
set_property IOSTANDARD LVCMOS18 [get_ports {outc_V_0[2]}]
set_property IOSTANDARD LVCMOS18 [get_ports {outc_V_0[1]}]
set_property IOSTANDARD LVCMOS18 [get_ports {outc_V_0[0]}]
set_property PACKAGE_PIN F8 [get_ports {outc_V_0[0]}]
set_property PACKAGE_PIN F7 [get_ports {outc_V_0[1]}]
set_property PACKAGE_PIN F6 [get_ports {outc_V_0[2]}]
set_property PACKAGE_PIN G5 [get_ports {outc_V_0[3]}]
set_property PACKAGE_PIN A6 [get_ports {outc_V_0[4]}]
set_property PACKAGE_PIN E6 [get_ports {outc_V_0[5]}]
set_property PACKAGE_PIN E5 [get_ports {outc_V_0[6]}]
set_property PACKAGE_PIN D6 [get_ports {outc_V_0[7]}]


これで、論理合成、インプリメンテーション、ビットストリームの生成を行った。レポートを示す。
PMOD_B4MIPI_B_test_17_190525.png

design_1_wrapper.bit が生成された。これを”Fixstars Tech Blogの「Ultra96 Linux で MIPI カメラから画像を取得する」をやってみる2”の fpga.bif を使って fpga.bin を生成した。
bootgen -image fpga.bif -arch zynqmp -w -o fpga.bin
PMOD_B4MIPI_B_test_19_190525.png

fpga.bin を Ultra96 のDebian に SFTP した。
fpga.bin を /lib/firmware/ にコピーした。
PMOD_B4MIPI_B_test_20_190525.png

sudo ./init_camera.sh
を実行すると、GPIO の PMOD に波形が出力された。
PMOD 1 ピンの波形を示す。
PMOD_B4MIPI_B_test_21_190525.jpg

381,470 Hz だった。
パラメータを示す。概ね大丈夫そうだ。
PMOD_B4MIPI_B_test_22_190525.jpg

PMOD の途中の信号線をすべて確かめた。最後の PMOD 10番ピンの波形を示す。
PMOD_B4MIPI_B_test_23_190525.jpg
  1. 2019年05月25日 18:03 |
  2. その他のFPGAの話題
  3. | トラックバック:0
  4. | コメント:0
»