FC2カウンター FPGAの部屋 Vitis HLS
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vitis HLS 2023.2 で AXI4-Lite インターフェースのレジスタを生成する3

Vitis HLS 2023.2 で AXI4-Lite インターフェースのレジスタを生成する2”の続き。

Vitis HLS 2023.2 (本当は統合されたので Vitis 2023.2 を使用しているが高位合成ということで、ご勘弁願いたい)で AXI4-Lite インターフェースのレジスタを生成したいということで、前回は、median_reg.cpp と median_reg_tb.cpp を貼って、C シミュレーションと C コードの合成を行った。今回は、C/RTL 協調シミュレーションと Package, Implementation を行った。

C/RTL 協調シミュレーションを行う。
左の VITIS COMPONENT ウインドウの median_reg -> Settings -> hls_config.cfg をクリックし、C/RTL Cosimulation の trace_level を all に設定した。
bambu_218_240115.png

C/RTL 協調シミュレーションが終了した。
bambu_219_240115.png

FLOW ウインドウの C/RTL COSIMULATION -> REPORTS -> Cosimulation をクリックして、レポートを表示した。
bambu_220_240115.png

レイテンシは 1 クロックだった。

C/RTL 協調シミュレーションの波形を確認する。
FLOW ウインドウの C/RTL COSIMULATION -> REPORTS -> Wave Viewer をクリックした。
bambu_221_240115.png

なお、s_axi_control_WDATA と col_size, row_size 信号は十進数に変換してある。

FLOW -> PACKAGE -> Run をクリックして、Package を行った。
Summary を示す。
bambu_222_240115.png

median_reg/median_reg/hls/impl/ip ディレクトリに xilinx_com_hls_median_reg_1_0.zip が生成された。

hls_config.cfg をクリックし、Implementation の flow はデフォルトで Run full implementation (RTL synthesis, place and routte) に設定されていた。これで問題無い。
FLOW -> IMPLEMENTATION -> Run をクリックした。
Implementation が終了し、成功した。
bambu_223_240115.png

FLOW -> IMPLEMENTATION -> Place and Route をクリックした。
bambu_224_240115.png

CP achieved post-implementation の値は、1.529 ns で全く問題ない。
  1. 2024年01月15日 04:33 |
  2. Vitis HLS
  3. | トラックバック:0
  4. | コメント:0

Vitis HLS 2023.2 で AXI4-Lite インターフェースのレジスタを生成する2

Vitis HLS 2023.2 で AXI4-Lite インターフェースのレジスタを生成する1”の続き。

Vitis HLS 2023.2 (本当は統合されたので Vitis 2023.2 を使用しているが高位合成ということで、ご勘弁願いたい)で AXI4-Lite インターフェースのレジスタを生成したいということで、前回は、Vitis 2023.2 で ZUBoard 1CG 用の HLS Development プロジェクトの median_reg プロジェクトを作成した。今回は、median_reg.cpp と median_reg_tb.cpp を貼って、C シミュレーションと C コードの合成を行った。

まずは、median_reg.cpp を示す。

// median_reg.cpp
// 2024/01/13 by marsee

#include <cstdint>
#include <stdint.h>
#include <ap_int.h>

void median_reg(int32_t rows, int32_t cols, int32_t &row_size, int32_t &col_size,
    ap_uint<1> start_p, ap_uint<1> &start_port){
#pragma HLS INTERFACE mode=ap_none port=start_port register
#pragma HLS INTERFACE mode=s_axilite port=start_p
#pragma HLS INTERFACE mode=s_axilite port=return
#pragma HLS INTERFACE mode=ap_none port=col_size register
#pragma HLS INTERFACE mode=ap_none port=row_size register
#pragma HLS INTERFACE mode=s_axilite port=cols
#pragma HLS INTERFACE mode=s_axilite port=rows
    row_size = rows;
    col_size = cols;
    start_port = start_p;                  
}


テストベンチの median_reg_tb.cpp を示す。

// median_reg_tb.cpp
// 2024/01/13 by marsee

#include <stdio.h>
#include <stdint.h>
#include <ap_int.h>

void median_reg(int32_t rows, int32_t cols, int32_t &row_size, int32_t &col_size,
    ap_uint<1> start_p, ap_uint<1> &start_port);

int main(){
    int32_t rows, cols;
    int32_t row_size, col_size;
    ap_uint<1> start_p, start_port;

    rows = 600;
    cols = 800;
    start_p = 1;

    median_reg(rows, cols, row_size, col_size, start_p, start_port);
    printf("rows_size = %d, col_size = %d, start_port = %d\n"
        , row_size, col_size, start_port);

    return(0);
}


C シミュレーションを行った。
”rows_size = 600, col_size = 800, start_port = 1”が表示された。
bambu_212_240113.png

C コードの合成を行う前に、合成するトップの関数を指定した。
Vitis Unified IDE 2023.2 で、左の VITIS COMPONENTS の median_reg -> Settings -> hls_config.cfg をクリックした。
C Synthesis sources をクリックし、top に median_reg を設定した。
bambu_213_240114.png

FLOW の C SYNTHESIS -> Run をクリックして、C コードの合成を行って成功した。
bambu_214_240114.png

FLOW の C SYNTHESIS -> REPORTS -> Synthesis を表示した。
rows, cols, start_p の各レジスタが実装された。
bambu_215_240114.png

Vitis Unified IDE 2023.2 で、左の VITIS COMPONENTS の median_reg -> Output -> syn -> verilog に median_reg.v と median_reg_control_s_axi.v が生成されていた。
median_reg.v には、row_size, col_size, start_port の出力ポートが実装されている。
median_reg.v を示す。
bambu_216_240114.png

median_reg_control_s_axi.v には、0x10 番地に rows レジスタが、0x18 番地に cols レジスタが、そして、0x20 番地に start_p レジスタが実装されている。
bambu_217_240114.png
  1. 2024年01月14日 05:03 |
  2. Vitis HLS
  3. | トラックバック:0
  4. | コメント:0

Vitis HLS 2023.2 で AXI4-Lite インターフェースのレジスタを生成する1

Vitis HLS 2023.2 (本当は統合されたので Vitis 2023.2 を使用しているが高位合成ということで、ご勘弁願いたい)で AXI4-Lite インターフェースのレジスタを生成したい。というのも、Bambu では画像の縦、横のピクセル数の設定を入力ポートでしか設定できなようだからだ。つまり、プロセッサから自由に画像サイズを設定したいということで、Vitis HLS 2023.2 で作成することにした。

使用するボードは ZUBoard 1CG とする。PYNQ を使用して、回路の動作を確認する予定だ。
久しぶりに Vitis 2023.2 の HLS Development を使用するので、丁寧にプロジェクトを作っていこう。

まずは Vitis 2023.2 を起動した。
HLS Development の Create Component をクリックして、HLS のプロジェクトを作成する。
bambu_203_240113.png

Name and Location 画面
component name に median_reg を入力した。
bambu_204_240113.png

Configuration File 画面
デフォルトのままとした。
bambu_205_240113.png

Source File 画面
デフォルトのままとした。
bambu_206_240113.png

Part 画面
図のように設定し、xczu1cg-sbva484-1-e を選択した。
bambu_207_240113.png

Edit Settings 画面
clock に 10ns 、clock_uncertainty に 27% を入力した。clock_uncertainty に値を入力しないとプロジェクト作成時にバグるので、設定すること。
bambu_208_240113.png

Summary 画面
Finish ボタンをクリックした。
bambu_209_240113.png

median_reg プロジェクトが生成された。
bambu_210_240113.png
  1. 2024年01月13日 16:35 |
  2. Vitis HLS
  3. | トラックバック:0
  4. | コメント:0

Vitis Unified IDE 2023.2 でエッジ強調フィルタの edge_enhancement_axis_RGB24 を実装する3

Vitis Unified IDE 2023.2 でエッジ強調フィルタの edge_enhancement_axis_RGB24 を実装する2”の続き。

Vitis Unified IDE 2023.2 でエッジ強調フィルタの edge_enhancement_axis_RGB24 を実装するということで、前回は、C シミュレーション、C コードの合成を行った。今回は、C/RTL 協調シミュレーション、Package 、Implementation を行った。

C/RTL 協調シミュレーションを行う。
VITIS COMPONETENTS -> edge_enhancement_axis_RGB24 -> Settings -> hls_config.cfg をクリックして、設定画面を表示した。
C/RTL Cosimulationldflags

-L/usr/local/lib -lopencv_core -lopencv_imgcodecs -lopencv_imgproc

を指定した。
C/RTL Cosimulation の trace_levelport にした。
C/RTL Cosimulation の wave_debug にチェックを入れた。

FLOW -> C/RTL COSIMULATION -> Run をクリックして、C/RTL 協調シミュレーションを行った。
Vivado が起動して、RTL シミュレーションを行って終了した。
zub1cg_i7filters_117_231130.png

edge_enhancement_axis_RGB24.wcfg タブをクリックし、波形を表示した。
全体波形を示す。
zub1cg_i7filters_118_231130.png

C/RTL 協調シミュレーションが終了し、成功した。
zub1cg_i7filters_119_231130.png

Cosimulation をクリックした。
レイテンシは 480013 クロックだった。問題無さそうだ。
zub1cg_i7filters_120_231130.png

Package を行う。
FLOW -> PACKAGE -> Run をクリックして、Package を行って成功した。
zub1cg_i7filters_121_231130.png

edge_enhancement_axis_RGB24/edge_enhancement_axis_RGB24/hls/impl/ip が生成されて、その中に ZIP ファイルとして、xilinx_com_hls_edge_enhancement_axis_RGB24_1_0.zip が生成された。
zub1cg_i7filters_122_231130.png

Implementation を行う。
FLOW -> IMPLEMENTATION -> Run をクリックした。
Implementation が終了し、成功した。
zub1cg_i7filters_123_231130.png

Place and Route をクリックした。
CP achieved post-implementation も 5.325 ns で問題無さそうだ。
zub1cg_i7filters_124_231130.png
  1. 2023年12月02日 04:25 |
  2. Vitis HLS
  3. | トラックバック:0
  4. | コメント:0

Vitis Unified IDE 2023.2 でエッジ強調フィルタの edge_enhancement_axis_RGB24 を実装する2

Vitis Unified IDE 2023.2 でエッジ強調フィルタの edge_enhancement_axis_RGB24 を実装する1”の続き。

Vitis Unified IDE 2023.2 でエッジ強調フィルタの edge_enhancement_axis_RGB24 を実装するということで、前回は、、Vitis Unified IDE 2023.2 で ZUBoard 1CG 用のエッジ強調フィルタの edge_enhancement_axis_RGB24 プロジェクトと作成し、ソースコードとテストベンチを書いた。今回は、C シミュレーション、C コードの合成を行った。

FLOW の C SIMULATION -> Run をクリックすると C Simulation が実行され、成功した。
zub1cg_i7filters_113_231130.png

edge_enhancement_axis_RGB24 プロジェクトのディレクトリの下に edge_enhancement_axis_RGB24 ディレクトリが生成され、その下の hls ディレクトリの下に csim ディレクトリが生成されている。
csim/build ディレクトリを見ると、edge_enhancement.jpg と org_image.jpg が生成されていた。
zub1cg_i7filters_125_231130.png

画像ソフトの Pinta で 2.0 のガウスぼかしを掛けた test2.jpg とエッジ強調フィルタ処理後の edge_enhancement.jpg を示す。
edge_enhancement.jpg はボケがある程度戻っている。
zub1cg_i7filters_126_231130.jpg

アンシャープマスキング・フィルタと比べてみよう。
エッジ強調フィルタと k = 4.0 のアンシャープマスキング・フィルタの出力を比較してみた。
入力画像は、画像ソフトの Pinta で 2.0 のガウスぼかしを掛けた test2.jpg で同一だ。
zub1cg_i7filters_127_231130.jpg

双方の違いがよく分からないので、323 % に拡大した。
アンシャープマスキング・フィルタの方がややブロック・ノイズが目立つ気がする?
zub1cg_i7filters_128_231130.png

FLOW の C SYNTHESIS -> Run をクリックして、C コードの合成を行って成功した。
zub1cg_i7filters_114_231130.png

FLOW の C SYNTHESIS -> REPORTS -> Synthesis を表示した。
zub1cg_i7filters_115_231130.png
zub1cg_i7filters_116_231130.png

レイテンシは 2073612 クロックで問題無さそうだ。
  1. 2023年12月01日 04:01 |
  2. Vitis HLS
  3. | トラックバック:0
  4. | コメント:0

Vitis Unified IDE 2023.2 でエッジ強調フィルタの edge_enhancement_axis_RGB24 を実装する1

Vitis Unified IDE 2023.2 でエッジ強調フィルタの edge_enhancement_axis_RGB24 を実装してみよう。
エッジ強調フィルタは画像の輪郭を強調して、画像をはっきりさせるためのフィルタだ。(”前処理フィルタについて”を参照した)

Vitis Unified IDE 2023.2 で edge_enhancement_axis_RGB24 プロジェクトを作成する。

Vitis Unified IDE 2023.2 で File メニューから New Component -> HLS を選択して、ZUBoard 1CG 用の edge_enhancement_axis_RGB24 プロジェクトを作成した。

ソースコード、テストベンチのファイルは edge_enhancement_axis_RGB24 プロジェクトのファイルを追加した。

最初に、VITIS COMPONENT -> edge_enhancement_axis_RGB24 -> Settings -> hls_config.cfg をクリックし、設定を行った。
C Sythesis sourcestopedge_enhancement_axis_RGB24 を設定した。これは、C コードの合成時にハードウェアとする関数を指定する。
Testbench sources CFLAGS-I/usr/local/include を指定した。
C Simulation ldflags-L/usr/local/lib -lopencv_core -lopencv_imgcodecs -lopencv_imgproc を指定した。

ソースコードに edge_enhancement_axis_RGB24.h と edge_enhancement_axis_RGB24.cpp を追加した。
テストベンチに edge_enhancement_axis_RGB24_tb.cpp と test2.jpg を追加した。
zub1cg_i7filters_112_231129.png

ヘッダ・ファイルの edge_enhancement_axis_RGB24.h を示す。

// edge_enhancement_axis_RGB24.h
// 2023/11/29 by marsee
//

#ifndef __EDGE_ENHANCEMENT_AXIS_RGB24_H__
#define __EDGE_ENHANCEMENT_AXIS_RGB24_H__

#define ORG_IMGwAxiVdma 0
#define EDGE_ENHANCEMENTwAxiVdma 1
#define ORG_IMGwAxiDma 2
#define EDGE_ENHANCEMENTwAxiDma 3

#endif


ソースコードの edge_enhancement_axis_RGB24.cpp を示す。

// edge_enhancement_axis_RGB24.cpp
// 2023/11/29 by marsee
//

#include <stdint.h>
#include <ap_int.h>
#include <hls_stream.h>
#include <ap_axi_sdata.h>

#include "edge_enhancement_axis_RGB24.h"

constexpr int size = 3;

ap_uint<24> edge_enhancement_fil(ap_uint<24> (&xy)[size][size]);
ap_uint<8> edge_enhancement_file_calc(ap_int<32> (&xy)[size][size]);
ap_uint<32> separate_rgb(ap_uint<24> rbg, ap_int<32> &r, ap_int<32> &g, ap_int<32> &b);

int edge_enhancement_axis_RGB24(hls::stream<ap_axiu<24,1,1,1> >& ins,
        hls::stream<ap_axiu<24,1,1,1> >& outs, int32_t function,
        int32_t row_size, int32_t col_size){
#pragma HLS INTERFACE mode=s_axilite port=col_size
#pragma HLS INTERFACE mode=s_axilite port=row_size
#pragma HLS INTERFACE mode=s_axilite port=function
#pragma HLS INTERFACE mode=axis register_mode=both port=outs register
#pragma HLS INTERFACE mode=axis register_mode=both port=ins register
#pragma HLS INTERFACE mode=s_axilite port=return

    ap_axiu<24,1,1,1> pix;
    ap_axiu<24,1,1,1> edge_enhancement;

    ap_uint<24> line_buf[size-1][1920]; // Up to HD resolution
#pragma HLS array_partition variable=line_buf block factor=2 dim=1

    ap_uint<24> pix_mat[size][size];
#pragma HLS array_partition variable=pix_mat complete

    LOOP_WAIT_USER : do {   // user が 1になった時にフレームがスタートする
#pragma HLS LOOP_TRIPCOUNT min=1 max=1 avg=1
        ins >> pix;
        if(function==ORG_IMGwAxiDma || function==EDGE_ENHANCEMENTwAxiDma)
            break;
    } while(pix.user == 0);

    LOOP_Y: for(int y=0; y<row_size; y++){
#pragma HLS LOOP_TRIPCOUNT avg=600 max=1080 min=48
        LOOP_X: for(int x=0; x<col_size; x++){
#pragma HLS LOOP_TRIPCOUNT avg=800 max=1920 min=64
#pragma HLS PIPELINE II=1
            if (!(x==0 && y==0))    // 最初の入力はすでに入力されている
                ins >> pix; // AXI4-Stream からの入力

            LOOP_PIX_MAT_K: for(int k=0; k<3; k++){
                LOOP_PIX_MAT_M: for(int m=0; m<2; m++){
                    pix_mat[k][m] = pix_mat[k][m+1];
                }
            }
            pix_mat[0][2] = line_buf[0][x];
            pix_mat[1][2] = line_buf[1][x];
            pix_mat[2][2] = pix.data;

            line_buf[0][x] = line_buf[1][x];    // 行の入れ替え
            line_buf[1][x] = pix.data;

            edge_enhancement.data = edge_enhancement_fil(pix_mat);

            if(x<2 || y<2)
                edge_enhancement.data = 0;

            if(function==ORG_IMGwAxiVdma || function == EDGE_ENHANCEMENTwAxiVdma){
                if(x==0 && y==0) // 最初のピクセル
                    edge_enhancement.user = 1;
                else
                    edge_enhancement.user = 0;
                if(x == (col_size-1)) // 行の最後
                    edge_enhancement.last = 1;
                else
                    edge_enhancement.last = 0;
            }else{
                edge_enhancement.user = 0;
                edge_enhancement.last = pix.last;
            }
            edge_enhancement.keep = 0x7;
            edge_enhancement.strb = 0x7;
            if(function==EDGE_ENHANCEMENTwAxiVdma || function==EDGE_ENHANCEMENTwAxiDma)
                outs << edge_enhancement;
            else
                outs << pix;
        }
    }
    return(0);
}

// edge_enhancement filter
ap_uint<24> edge_enhancement_fil(ap_uint<24> (&xy)[size][size]){
    ap_int<32> pix_1d_r[size][size], pix_1d_b[size][size], pix_1d_g[size][size];
    ap_uint<8> y_r, y_b, y_g; 
    ap_uint<24> y;

    for(int i=0; i<size*size; i++){
        separate_rgb(xy[i/3][i%3], pix_1d_r[i/3][i%3], pix_1d_g[i/3][i%3], pix_1d_b[i/3][i%3]);
    }
    
    y_r = edge_enhancement_file_calc(pix_1d_r);
    y_g = edge_enhancement_file_calc(pix_1d_g);
    y_b = edge_enhancement_file_calc(pix_1d_b);

    return(((ap_uint<24>)y_r << 16) + ((ap_uint<24>)y_g << 8) + (ap_uint<24>)y_b);
}

// edge_enhancement filter
//
//  0 -1  0
// -1  5 -1
//  0 -1  0
ap_uint<8> edge_enhancement_file_calc(ap_int<32> (&xy)[size][size]){
    ap_int<32> y;

    y =           -xy[0][1] 
        -xy[1][0] +(5 * xy[1][1]) -xy[1][2]
                  -xy[2][1];
        
    if(y<0)
        y = -y;
        //y = 0;
    else if(y>255) // 8 bits
        y = 255;
    return((ap_uint<8>)y);
}

// separate_rgb
// RGBを分離する
// RBGのフォーマットは、{R(8bits), G(8bits), B(8bits)}, 1pixel = 32bits
//
ap_uint<32> separate_rgb(ap_uint<24> rbg, ap_int<32> &r, ap_int<32> &g, ap_int<32> &b){
    b = (ap_int<32>)(rbg & 0xff);
    g = (ap_int<32>)((rbg>>8) & 0xff);
    r = (ap_int<32>)((rbg>>16) & 0xff);
    return(0);
}


テストベンチの edge_enhancement_axis_RGB24_tb.cpp を示す。

// edge_enhancement_axis_RGB24_tb.cpp
// 2023/11/29 by marsee
// EDGE_ENHANCEMENTwXilinxVideoStandard を define すると axi_vdma 用となり、コメントアウトすると axi_dma 用になる
//

#include <stdio.h>
#include <stdint.h>
#include <ap_int.h>
#include <hls_stream.h>
#include <ap_axi_sdata.h>
#include "opencv2/opencv.hpp"
#include "opencv2/imgproc/imgproc.hpp"
#include "opencv2/highgui/highgui.hpp"
#include "opencv2/imgcodecs/imgcodecs.hpp"

#include "edge_enhancement_axis_RGB24.h"

#define EDGE_ENHANCEMENTwXilinxVideoStandard

constexpr int size = 3;

int edge_enhancement_axis_RGB24(hls::stream<ap_axiu<24,1,1,1> >& ins,
        hls::stream<ap_axiu<24,1,1,1> >& outs, int32_t function,
        int32_t row_size, int32_t col_size);
int edge_enhancement_axis_RGB24_soft(hls::stream<ap_axiu<24,1,1,1> >& ins,
        hls::stream<ap_axiu<24,1,1,1> >& outs, int32_t function,
        int32_t row_size, int32_t col_size);
ap_uint<24> edge_enhancement_fil_soft(ap_uint<24> (&xy)[size][size]);
ap_uint<8> edge_enhancement_file_calc_soft(ap_int<32> (&xy)[size][size]);
ap_uint<32> separate_rgb_soft(ap_uint<24> rbg, ap_int<32> &r, ap_int<32> &g, ap_int<32> &b);

const char INPUT_JPG_FILE[] = "test2.jpg";
const char OUTPUT_JPG_FILE[] = "edge_enhancement.jpg";
const char ORG_OUT_JPG_FILE[] = "org_image.jpg";

int main(){
    hls::stream<ap_axiu<24,1,1,1> > ins, ins2;
    hls::stream<ap_axiu<24,1,1,1> > ins_soft;
    hls::stream<ap_axiu<24,1,1,1> > outs, outs2;
    hls::stream<ap_axiu<24,1,1,1> > outs_soft;
    ap_axiu<24,1,1,1> pix;
    ap_axiu<24,1,1,1> vals, vals_soft;

    // JPG ファイルをMat に読み込む
    cv::Mat img = cv::imread(INPUT_JPG_FILE);

    // ピクセルを入れる領域の確保
    std::vector<int32_t> rd_bmp(sizeof(int32_t)*img.cols*img.rows);
    std::vector<int32_t> hw_edge_enhancement(sizeof(int32_t)*(img.cols)*(img.rows));
    std::vector<int32_t> sw_edge_enhancement(sizeof(int32_t)*(img.cols)*(img.rows));

    // rd_bmp にJPGのピクセルを代入
    cv::Mat_<cv::Vec3b> dst_vec3b = cv::Mat_<cv::Vec3b>(img);
    for (int y=0; y<img.rows; y++){
        for (int x=0; x<img.cols; x++){
            cv::Vec3b pixel;
            pixel = dst_vec3b(y,x);
            rd_bmp[y*img.cols+x] = (pixel[0] & 0xff) | ((pixel[1] & 0xff)<<8) | ((pixel[2] & 0xff)<<16); // RGB 8 bits
            // blue - pixel[0]; green - pixel[1]; red - pixel[2];
        }
    }

#ifdef EDGE_ENHANCEMENTwXilinxVideoStandard
    // ins に入力データを用意する
    for(int i=0; i<5; i++){ // dummy data
        pix.user = 0;
        pix.data = i;
        pix.last = 0;
        pix.user = 0;
        pix.keep = 0x7;
        pix.strb = 0x7;

        ins << pix;
        ins2 << pix;
        ins_soft << pix;
    }
#endif

    for(int j=0; j < img.rows; j++){
        for(int i=0; i < img.cols; i++){
            pix.data = (ap_int<32>)rd_bmp[(j*img.cols)+i];
#ifdef EDGE_ENHANCEMENTwXilinxVideoStandard
            if (j==0 && i==0)   // 最初のデータの時に TUSER を 1 にする
                pix.user = 1;
            else
                pix.user = 0;

            if (i == img.cols-1) // 行の最後でTLASTをアサートする
                pix.last = 1;
            else
                pix.last = 0;
#else
            if(j==img.rows-1 && i==img.cols-1)
                pix.last = 1;
            else
                pix.last = 0;
            pix.user = 0;
#endif
            pix.keep = 0x7;
            pix.strb = 0x7;

            ins << pix;
            ins2 << pix;
            ins_soft << pix;
        }
    }

#ifdef EDGE_ENHANCEMENTwXilinxVideoStandard
    edge_enhancement_axis_RGB24(ins, outs, EDGE_ENHANCEMENTwAxiVdma, img.rows, img.cols); // ハードウェアのエッジ強調フィルタ
    edge_enhancement_axis_RGB24_soft(ins_soft, outs_soft, EDGE_ENHANCEMENTwAxiVdma, img.rows, img.cols); // ソフトウェアのエッジ強調フィルタ
#else
    edge_enhancement_axis_RGB24(ins, outs, EDGE_ENHANCEMENTwAxiDma, img.rows, img.cols); // ハードウェアのエッジ強調フィルタ
    edge_enhancement_axis_RGB24_soft(ins_soft, outs_soft, EDGE_ENHANCEMENTwAxiDma, img.rows, img.cols); // ソフトウェアのエッジ強調フィルタ
#endif

    // ハードウェアとソフトウェアのエッジ強調フィルタの値のチェック
    for (int y=0; y<img.rows; y++){
        for (int x=0; x<img.cols; x++){
            outs >> vals;
            ap_uint<32> val = vals.data;
            hw_edge_enhancement[y*img.cols+x] = (int32_t)val;
            outs_soft >> vals_soft;
            ap_uint<32> val_soft = vals_soft.data;
            if (val != val_soft){
                printf("ERROR HW and SW results mismatch x = %ld, y = %ld, HW = %x, SW = %x\n",
                        x, y, val, val_soft);
                return(1);
            }
        }
    }
    printf("Success HW and SW results match\n");

    const int edge_enhancement_row = img.rows;
    const int edge_enhancement_cols = img.cols;
    cv::Mat wbmpf(edge_enhancement_row, edge_enhancement_cols, CV_8UC3);
    // wbmpf にedge_enhancement フィルタ処理後の画像を入力
    cv::Mat_<cv::Vec3b> sob_vec3b = cv::Mat_<cv::Vec3b>(wbmpf);
    for (int y=0; y<wbmpf.rows; y++){
        for (int x=0; x<wbmpf.cols; x++){
            cv::Vec3b pixel;
            pixel = sob_vec3b(y,x);
            int32_t rbg = hw_edge_enhancement[y*wbmpf.cols+x];
            pixel[0] = (rbg & 0xff); // blue
            pixel[1] = ((rbg >> 8) & 0xff); // green
            pixel[2] = ((rbg >> 16) & 0xff); // red
            sob_vec3b(y,x) = pixel;
        }
    }

    // ハードウェアのエッジ強調フィルタの結果を jpg ファイルへ出力する
    cv::imwrite(OUTPUT_JPG_FILE, wbmpf);
#ifdef EDGE_ENHANCEMENTwXilinxVideoStandard
    edge_enhancement_axis_RGB24(ins2, outs2, ORG_IMGwAxiVdma, img.rows, img.cols); // 元画像出力
#else
    edge_enhancement_axis_RGB24(ins2, outs2, ORG_IMGwAxiDma, img.rows, img.cols); // 元画像出力
#endif

    cv::Mat wbmpf2(edge_enhancement_row, edge_enhancement_cols, CV_8UC3);
    // wbmpf2 に元画像を入力
    sob_vec3b = cv::Mat_<cv::Vec3b>(wbmpf2);
    for (int y=0; y<wbmpf.rows; y++){
        for (int x=0; x<wbmpf.cols; x++){
            cv::Vec3b pixel;
            pixel = sob_vec3b(y,x);
            outs2 >> vals;
            int32_t val = vals.data;
            pixel[0] = (val & 0xff); // blue
            pixel[1] = ((val >> 8) & 0xff); // green
            pixel[2] = ((val >> 16) & 0xff); // red
            sob_vec3b(y,x) = pixel;
        }
    }

    // 元画像を jpg ファイルへ出力する
    cv::imwrite(ORG_OUT_JPG_FILE, wbmpf2);

    return(0);
}

int edge_enhancement_axis_RGB24_soft(hls::stream<ap_axiu<24,1,1,1> >& ins,
        hls::stream<ap_axiu<24,1,1,1> >& outs, int32_t function,
        int32_t row_size, int32_t col_size){

    ap_axiu<24,1,1,1> pix;
    ap_axiu<24,1,1,1> edge_enhancement;

    ap_uint<24> line_buf[size-1][1920]; // Up to HD resolution
    ap_uint<24> pix_mat[size][size];

    do {   // user が 1になった時にフレームがスタートする

        ins >> pix;
        if(function==ORG_IMGwAxiDma || function==EDGE_ENHANCEMENTwAxiDma)
            break;
    } while(pix.user == 0);

    for(int y=0; y<row_size; y++){
        for(int x=0; x<col_size; x++){
            if (!(x==0 && y==0))    // 最初の入力はすでに入力されている
                ins >> pix; // AXI4-Stream からの入力

            for(int k=0; k<3; k++){
                for(int m=0; m<2; m++){
                    pix_mat[k][m] = pix_mat[k][m+1];
                }
            }
            pix_mat[0][2] = line_buf[0][x];
            pix_mat[1][2] = line_buf[1][x];
            pix_mat[2][2] = pix.data;

            line_buf[0][x] = line_buf[1][x];    // 行の入れ替え
            line_buf[1][x] = pix.data;

            edge_enhancement.data = edge_enhancement_fil_soft(pix_mat);

            if(x<2 || y<2)
                edge_enhancement.data = 0;

            if(function==ORG_IMGwAxiVdma || function == EDGE_ENHANCEMENTwAxiVdma){
                if(x==0 && y==0) // 最初のピクセル
                    edge_enhancement.user = 1;
                else
                    edge_enhancement.user = 0;
                if(x == (col_size-1)) // 行の最後
                    edge_enhancement.last = 1;
                else
                    edge_enhancement.last = 0;
            }else{
                edge_enhancement.user = 0;
                edge_enhancement.last = pix.last;
            }
            edge_enhancement.keep = 0x7;
            edge_enhancement.strb = 0x7;
            if(function==EDGE_ENHANCEMENTwAxiVdma || function==EDGE_ENHANCEMENTwAxiDma)
                outs << edge_enhancement;
            else
                outs << pix;
        }
    }
    return(0);
}

// edge_enhancement filter
ap_uint<24> edge_enhancement_fil_soft(ap_uint<24> (&xy)[size][size]){
    ap_int<32> pix_1d_r[size][size], pix_1d_b[size][size], pix_1d_g[size][size];
    ap_uint<8> y_r, y_b, y_g; 
    ap_uint<24> y;

    for(int i=0; i<size*size; i++){
        separate_rgb_soft(xy[i/3][i%3], pix_1d_r[i/3][i%3], pix_1d_g[i/3][i%3], pix_1d_b[i/3][i%3]);
    }
    
    y_r = edge_enhancement_file_calc_soft(pix_1d_r);
    y_g = edge_enhancement_file_calc_soft(pix_1d_g);
    y_b = edge_enhancement_file_calc_soft(pix_1d_b);

    return(((ap_uint<24>)y_r << 16) + ((ap_uint<24>)y_g << 8) + (ap_uint<24>)y_b);
}

// edge_enhancement filter
//
//  0 -1  0
// -1  5 -1
//  0 -1  0
ap_uint<8> edge_enhancement_file_calc_soft(ap_int<32> (&xy)[size][size]){
    ap_int<32> y;

    y =           -xy[0][1] 
        -xy[1][0] +(5 * xy[1][1]) -xy[1][2]
                  -xy[2][1];
        
    if(y<0)
        y = -y;
        //y = 0;
    else if(y>255) // 8 bits
        y = 255;
    return((ap_uint<8>)y);
}

// separate_rgb
// RGBを分離する
// RBGのフォーマットは、{R(8bits), G(8bits), B(8bits)}, 1pixel = 32bits
//
ap_uint<32> separate_rgb_soft(ap_uint<24> rbg, ap_int<32> &r, ap_int<32> &g, ap_int<32> &b){
    b = (ap_int<32>)(rbg & 0xff);
    g = (ap_int<32>)((rbg>>8) & 0xff);
    r = (ap_int<32>)((rbg>>16) & 0xff);
    return(0);
}


画像ソフトの Pinta で 2.0 のガウスぼかしを掛けた test2.jpg を示す。
zub1cg_i7filters_83_231125.jpg
  1. 2023年11月30日 03:46 |
  2. Vitis HLS
  3. | トラックバック:0
  4. | コメント:0

Vitis Unified IDE 2023.2 でラプラシアン・フィルタの laplacian_axis_RGB24 を実装する2

Vitis Unified IDE 2023.2 でラプラシアン・フィルタの laplacian_axis_RGB24 を実装する1”の続き。

ラプラシアン・フィルタもたくさん実装しているが、改めて実装してみるということで、前回は、Vitis Unified IDE 2023.2 で ZUBoard 1CG 用のラプラシアン・フィルタの laplacian_axis_RGB24 プロジェクトと作成し、ソースコードとテストベンチを書いた。今回は、C シミュレーション、C コードの合成、C/RTL 協調シミュレーション、Package、Implementation を行った。

FLOW の C SIMULATION -> Run をクリックすると C Simulation が実行され、成功した。
zub1cg_i7filters_98_231129.png

laplacian_axis_RGB24 プロジェクトのディレクトリの下に laplacian_axis_RGB24 ディレクトリが生成され、その下の hls ディレクトリの下に csim ディレクトリが生成されている。
csim/build ディレクトリを見ると、laplacian.jpg と org_image.jpg が生成されていた。
zub1cg_i7filters_99_231129.png

laplacian.jpg を示す。
zub1cg_i7filters_100_231129.jpg

FLOW の C SYNTHESIS -> Run をクリックして、C コードの合成を行って成功した。
zub1cg_i7filters_101_231129.png

FLOW の C SYNTHESIS -> REPORTS -> Synthesis を表示した。
zub1cg_i7filters_102_231129.png
zub1cg_i7filters_103_231129.png

レイテンシは 2073616 クロックで問題無さそうだ。

C/RTL 協調シミュレーションを行う。
VITIS COMPONETENTS -> laplacian_axis_RGB24 -> Settings -> hls_config.cfg をクリックして、設定画面を表示した。
C/RTL Cosimulationldflags-L/usr/local/lib -lopencv_core -lopencv_imgcodecs -lopencv_imgproc を指定した。
C/RTL Cosimulation の trace_levelport にした。
C/RTL Cosimulation の wave_debug にチェックを入れた。

FLOW -> C/RTL COSIMULATION -> Run をクリックして、C/RTL 協調シミュレーションを行った。
Vivado が起動して、RTL シミュレーションを行って終了した。
zub1cg_i7filters_104_231129.png

laplacian_axis_RGB24.wcfg タブをクリックし、波形を表示した。
全体波形を示す。
zub1cg_i7filters_105_231129.png

C/RTL 協調シミュレーションが終了し、成功した。
zub1cg_i7filters_106_231129.png

Cosimulation をクリックした。
レイテンシは 480017 クロックだった。問題無さそうだ。
zub1cg_i7filters_107_231129.png

Package を行う。
FLOW -> PACKAGE -> Run をクリックして、Package を行って成功した。
zub1cg_i7filters_108_231129.png

laplacian_axis_RGB24/laplacian_axis_RGB24/hls/impl/ip が生成されて、その中に ZIP ファイルとして、xilinx_com_hls_laplacian_axis_RGB24_1_0.zip が生成された。
zub1cg_i7filters_109_231129.png

Implementation を行う。
FLOW -> IMPLEMENTATION -> Run をクリックした。
Implementation が終了し、成功した。
zub1cg_i7filters_110_231129.png

Place and Route をクリックした。
CP achieved post-implementation も 5.551 ns で問題無さそうだ。
zub1cg_i7filters_111_231129.png
  1. 2023年11月29日 04:38 |
  2. Vitis HLS
  3. | トラックバック:0
  4. | コメント:0
»