FC2カウンター FPGAの部屋 2005年11月09日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

明日からFPGAのセミナー

明日から、XilinxのアドバンスドFPGA設計セミナー行ってきます。何か、新しくわかったことがあったら報告します。というか忘れないように、まとめとかないと。。。
自分でも、Floorplanner使い方忘れちゃうので自分のブログを見ながらやってます。
ISEでVerilogプロジェクトで試してみようと思ったら、テストベンチファイルはVHDLしか出力できないようだ。テストベンチを自分で書かなくてはいけないが、本を職場に忘れてきてしまって、書けない。
そうか、VHDLでインターフェース?に載っていたVHDL2Verilog変換プログラムかけても良いのかも?

ISEのProject PropertiesのGenerated Simulation LanguageにVHDLとVerilogを選ぶ所がありました。下図参照。(キコさん、教えていただきまして、ありがとうございました)
でも、勉強のため、Verilogのテストベンチを書いてみようと思う。簡単なのだけど。
仕事は、以前のネットワークインターフェースのミスアラインのDMAにバグがあり、うまく行っていない。かなり以前に作ったので、忘れてしまっていて、デバックがうまく行っていない。困った。どうしてもだめだったら、作り直しか?

Project_Properties_051109.jpg

  1. 2005年11月09日 20:36 |
  2. その他のFPGAの話題
  3. | トラックバック:0
  4. | コメント:3