FC2カウンター FPGAの部屋 2007年04月24日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

最近のお仕事

最近のお仕事は、LVDSとSDRAMの間のバンド幅を倍にするために、LVDSとSDRAMのDMAの時だけSDRAMを倍のクロック133MHzにしようとしている。(つまりBUFMUXでクロックを切り替えるということ。LVDSは133MHz)
LVDSと内部デバイスは非同期FIFOで結ばれているので、どのような周波数でも良いのだが、最大スループットを確保するためだ。
しかし、この作業をしているとへこんでしまうのだ。
まず、自分の書いたVHDLコードの汚さにへこんでしまう。(レイテンシを最小にするためでもあったのだが。。。)
これを見ていると、どうしても最初から書き直したくなる。あまりやる気を持てなくなってしまうのだ。。。
初期コンセプトの悪さ、仕様変更による機能後付の影響で訳がわからなくなってきている。
どうしても、最初から書き直したい衝動に駆られる。。。小変更だったら大丈夫なのだが、大きな変更になるとタイミングを完璧に把握しなくてはいけないし。。。もう忘れてしまっているorz。
もうそんなことはするまいとUMLを勉強中。今度こそ、完璧でなくても、それなりに、全体構成やモジュール内部構造をグラフィカルなドキュメントに残しておくことにしたい。。。
  1. 2007年04月24日 05:17 |
  2. その他のFPGAの話題
  3. | トラックバック:0
  4. | コメント:2