”Virtex-5 LX および LXT FPGA デザイン”トレーニング

昨日、”【 無償キャンペーン実施中！】ザイリンクス トレーニングコースのご案内”というメールがXilinXから来た。
そのメールによると

<<< 無償キャンペーン実施中！！>>>
受講料：42,000円 (3TC) のところ Virtex-4 FPGA の設計経験者
の方に限り、無償にて受講いただけます。

とのこと。Virtex4に実際ダウンロードして動かしたことはないが、Virtex4のお勉強で、インプリメントしているので、設計経験者だろうという強引な論理の元に申し込んだ。
コースの概要はこれ。
コーススケジュールはここ。
9月27日は予定があるので、10月30日に申し込んだ。
2ヵ月後で先が長いけど、今から楽しみだ。

PCI-Xのスプリット完了（１Kbyte)

昨日は、ホストパソコンのメモリ1Kbyteをバースト・リード (マスタ･アクセスでPCI-X Memory Read Block) してみた。今まで同様に、スプリット応答(TAG番号0）が返ってくる。スプリット完了トランザクションでデータが帰ってくる前、または途中で、次の1Kbyteのバースト・リードコマンドを発行して、スプリット応答(TAG番号1）で返された場合、512byteごとに分割されて転送されてしまった。
TAG番号0のリードデータが、最初のスプリット完了トランザクションでターゲット・ライトされるが、512byte転送したところで、次のTAG番号1のリードデータのスプリット完了トランザクションが始まってしまう。TAG番号1のリードデータのスプリット完了トランザクションが512byte分終了したところで、次に、TAG番号0のリードデータの残りの512byteが転送された。


上図のXカーソルのトランザクションはTAG番号1だが、その後ろのOカーソルのトランザクションはTAG番号0。
このチップセットでは、512byteごとに、順番が入れ替わってしまう可能性があるため、512byteごとにリードしないとだめなようだ。
PCI-Xの仕様書を見ると、複数スプリット応答していると、帰す順番は任意だと書いてある。順番を守る必要があるならば、一度スプリット完了のトランザクションが終わってから、リードを発行しろ、と書いてある。

覚書
BIOSがPCI-Xコマンド・レジスタに書き込んでいるか？ No.
BIOSがPCI-Xコマンド・レジスタを読み出しているか？ No.　(PCI-X Capability ID(0x07)とNext Capability(0x00, 終了）のみリード)
BIOSがPCI-Xステータス・レジスタを読み出しているか？ Yes.