FC2カウンター FPGAの部屋 2009年05月16日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ISE11.1iのチュートリアル7(FPGAのコンフィギュレーション)

”ISE11.1iのチュートリアル6(デザインのインプリメント)”の続き。

インプリメント編はだいぶあっさり立ったような気がするが、一応初心者のためのチュートリアルという設定なので、この辺で良いだろうと思う。
次は、FPGAのJTAGからのコンフィギュレーションだ。それでは始めよう。

これからは、Spartan3 Starter Kitをダウンロードケーブルでパーソナルコンピュータ(PC)に接続する。Spartan3 Starter Kitに付属のダウンロードケーブルはパラレル接続だが、私のPCには、パラレルポートがないので、USB接続のダウンロードケーブルを使用した。これは、トラ技2009年6月号別冊の写真に載っている。

さて、Project NavigatorのProcessesペイン内のConfigure Target Device を展開し、Manage Configuration Project(iMPACT) をダブルクリックする。
ISE11_1_tutorial_59_090516.png

そうしたらISE iMPACTが単独で立ち上がった。また、単独で上がるようになったんですね。。。びっくり。統合されていると思っていた。
iMPACT FlowsペインからBoundary Scan をダブルクリックする。
ISE11_1_tutorial_60_090516.png

Initialize Chain アイコンをクリックする。
ISE11_1_tutorial_61_090516.png

いろいろなダイアログが出て、Auto Assign Configuration Files Query Dialog が開く。ここでは.bit ファイルを割り当てる必要があるので、Yesボタンをクリックする。
ISE11_1_tutorial_62_090516.png

Assign New Configuration File ダイアログが開く。xc3s200 が選択され、緑色になっている。dice_top.bit を選択してOpen ボタンをクリックする。
ISE11_1_tutorial_63_090516.png

次は、xcf02s が選択されているはず。まだこのFLASH ROMに書くデータは生成していないので、Cancel All ボタンをクリックした。
ISE11_1_tutorial_64_090516.png

Device Programming Properties - Device 1 Programming Properties ダイアログが開くので、OKボタンをクリックする。
ISE11_1_tutorial_65_090516.png

iMPACT ProcessesペインのAvailable Operations are: のProgram をダブルクリックする。
ISE11_1_tutorial_66_090516.png

FPGAのコンフィギュレーションが成功すれば、Program Succeeded が表示される。これでFPGAをコンフィギュレーションできた。
ISE11_1_tutorial_67_090516.png

これで、FPGAが動作するようになった。最初はAN0の7セグメントLEDに1が表示されている。BTN0を押すと、サイコロが振られて、離すとサイコロの目が確定する。
ISE11_1_tutorial_68_090516.jpg

”ISE11.1iのチュートリアル8(Platform Flash PROMへの書きこみ)”に続く。

  1. 2009年05月16日 21:50 |
  2. FPGAリテラシー及びチュートリアル
  3. | トラックバック:0
  4. | コメント:0

ISE11.1iのISE Japanese Documentation Update

Xilinx Update があった。ISE11.1iのISE Japanese Documentation Updateでマニュアルが日本語になるようだ。とてもありがたい。
さっそくアップデートした。
Xilinx_Updata_090516.png

ソフトウェアマニュアルもISEヘルプも日本語になりました。
Xilinx_Updata_2_090516.png

  1. 2009年05月16日 05:57 |
  2. Xilinx ISEについて
  3. | トラックバック:0
  4. | コメント:0

ISE11.1iのチュートリアル6(デザインのインプリメント)

”ISE11.1iのチュートリアル5(シミュレーション)”の続き。

さて、今度はインプリメントをしてみよう。まずは、前回のシミュレーションで直したreject_chatter.vhdの修正を元に戻す。

constant frequency_KHz : integer := 50000; -- KHz単位でのクロック周波数(インプリメント用)
--constant frequency_KHz : integer := 1; -- KHz単位でのクロック周波数(シミュレーション用)


上のように修正してセーブする。
Design のSources for: をImplementationに変更する。
ISE11_1_tutorial_51_090513.png

今回は一気に.bitファイルの生成までやってしまおう。
Hierarchyペインでdice_topが選択されていることを確認する。ProcessesペインでGenerate Programming File をダブルクリックする。そうすると、Synthsize(論理合成)、Translate、MAP、Place & Route、Generate Programming File を一気に実行する。
ISE11_1_tutorial_52_090513.png

オレンジの?が消えて、黄色の三角か緑のチェックマークがつく。エラーの場合は赤のXマークがつく。黄色の三角はウォーニングがある場合だ。これで、Generate Programming File までのプロセスが終了した。
ISE11_1_tutorial_53_090513.png

Design Summaryを見るとAll Constrains Met になっているので、period制約も満たしたことが分かる。
ISE11_1_tutorial_54_090513.png

次は、タイミングリポートを見てみよう。ProcessesペインのImplement Designを展開する。その中のPlace & Route を展開し、その中のGenerate Post-Place & Route Static Timingを展開すると、Analyze Post-Place & Route Static Timing があるので、それをダブルクリックする。
ISE11_1_tutorial_55_090516.png

Timing Report Tipsダイアログが開く。OKボタンをクリックしてダイアログを閉じる。
タイミングリーポートが見えて、タイミング制約が満足していることが分かる。
ISE11_1_tutorial_56_090516.png

せっかくなので、Place & Routeの出来上がりをPlanAhead で見てみよう。
同様に、Place & Route の下のAnalyze Timing / Floorplan Design (PlanAhead) をダブルクリックする。
ISE11_1_tutorial_57_090516.png

PlanAheadが立ち上がる。
FPGA内部の様子が見える。ほとんどリソースを使っていないので、すかすか。
ISE11_1_tutorial_58_090516.png

これでインプリメントは終了したので、次はいよいよFPGAをコンフィギュレーションしてみる。

”ISE11.1iのチュートリアル7(FPGAのコンフィギュレーション)”に続く。

  1. 2009年05月16日 05:38 |
  2. FPGAリテラシー及びチュートリアル
  3. | トラックバック:0
  4. | コメント:0