FC2カウンター FPGAの部屋 2010年10月08日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

PlanAhead12.3でCreate New Projectしてみる1(プロジェクトを作るまで)

前回、Example ProjectでPlanAheadを試してみたが、自分のSpartan-3A Starter KitでCMOSカメラ・ディスプレイ回路で、どのようになるか試してみたくなった。本当はDE0のVerilog HDL を書きたいのだが、これをやってみないと気が済まないみたいだ。

さて、PlanAhead12.3を立ち上げて、Create New Projectをクリックする。すると、New Projectダイアログが立ち上がるので、Next>をクリックする。
PlanAhed_9_101008.png

Project NameとProject locationを指定する。Next>をクリックする。
PlanAhed_10_101008.png

Design Sourceを選択する。RTLやネットリスト、I/OプランニングやP&R後の結果をプロジェクトにすることもできるみたいだ。私はSpecify RTL Sourcesを選択して、XSTの設定もインポートする設定にチェックを入れた。Next>をクリックする。
PlanAhed_11_101008.png

XSTの設定をインポートする。Import XSTのラジオボタンをクリックして(すでにされている)、右の...ボタンをクックする。
PlanAhed_12_101008.png

Specify XST Fileダイアログが開く。既存の.xstファイルを選択すると、ファイルがPreviewされる。開くボタンをクリックする。
PlanAhed_13_101008.png

Import Settings from XST or Synplify Projectに戻って、.xstファイルが指定されている。Next>をクリックする。
PlanAhed_14_101008.png

Add/Create Sources にすべてのVerilog HDL 、VHDLファイルが入っていた。Next>をクリックする。
PlanAhed_15_101008.png

次に制約ファイル(UCF)を設定する。ラジオボタンをクリックして設定後に、Next>をクリックする。
PlanAhed_16_101008.png

次にFPGAを選択する。デフォルトのままで、Next>をクリックする。
PlanAhed_17_101008.png

Summaryが出て、やっとFinishボタンをクリックする。
PlanAhed_18_101008.png

そして、プロジェクトが出来た。しかし、parameterが書いてある.vhファイルが入っていない様な気がする?入っていない様で入っているのか?Project Navigatorだと、Automatic 'includeのところに入っていたのだが。。。
PlanAhed_19_101008.png

果たしてうまくインプリメント出来るのか?続く。
  1. 2010年10月08日 04:46 |
  2. PlanAheadについて
  3. | トラックバック:0
  4. | コメント:0