FC2カウンター FPGAの部屋 2012年06月13日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

インカ帝国展を見に行きました

今日は休暇を取って、奥さんと東京・上野国立科学博物館でインカ帝国展を見てきました。
朝10時ころ東京・上野国立科学博物館に着きました。結構空いているじゃない!と思ってチケットを購入。レディスデーだったので、奥さんは1000円、私は1400円でした。チケット買う時には空いていると思っていたのですが、中にはいってみると結構混んでいましたね。展示物の前は結構人で一杯でした。休みの日に見るのはとっても大変だと思います。

インカ帝国展に入ったらインカの秘宝がいっぱいというわけではなく、黄金製品は侵略者のスペインに延べ棒にされて持っていかれてしまって、あまり残ってないそうです。インカの木杯は結構おいてありました。こんな土器が展示されていました。中でも凄いのはミイラが4体ほど展示されていました。袋をかぶせてあったそうなんですが、その内の3体は袋が取れていてミイラがむき出しでよく見えました。少し不気味でしたね。大きさは小さかったです。人種的に小さいでしょうかね?
更に、良くテレビで紹介がある手術跡のある頭蓋骨が展示されていました。生で見るのはもちろん初めてなので、これが展示されていたのかと、びっくりしました。
見所としては、仙台で見てきたポンペイ展の方が見所があったというか?文明が進んでいたような気がします。紀元前と15~16世紀くらいの違いがあるんですけど。。。

昼食に科学技術館のレストランで、インカ帝国展記念特別メニューのエストファド・デ・ポジョ風、鶏もも肉のスパイシー焼きペルー風を食べました。辛くなくて、しかもスパイシーで美味しかったです。オススメです。
食事後に科学技術館の地球館を見て回りました。いや~凄いです。見どころいっぱいですね。動物の剥製から化石から、TK-80、4004、ロケット何でもありです。ゼロ戦がありました。海から引き上げたもののようです。
kagakukan_1_120613.jpg

下の写真はゼロ戦の後部部分です。空母着艦用のフックと後輪が見えます。後輪はとっても小さかったです。
kagakukan_2_120613.jpg

地球館は大体見たんですが、日本館を全く見ることができませんでした。今度行ったら日本館が見たいですね。

最後に、@Vengineer さんに教えて頂いた近くのスタバでカフェラテを飲んで帰りました。とっても楽しかったです。
kagakukan_3_120613.jpg
  1. 2012年06月13日 23:07 |
  2. 日記
  3. | トラックバック:0
  4. | コメント:0

キャラクタROMをAXI4 Lite Slave として実装する4(UARTをXPSプロジェクトに追加する)

キャラクタROMをAXI4 Lite Slave として実装する3(IPをXPSプロジェクトに追加する)”の続き。

今回は、前回XPSプロジェクトに追加したキャラクタROMをAXI4 Liteバスに接続するIPをテストするために、UARTをXPSプロジェクトに追加しようと思う。こうすることで、TeraTermでアドレスを入力したらキャラクタコードを返すアプリが作れるはずだ。

・IP Catalog のCommunication Low-Speed -> AXI UART(Lite) の右クリックメニューからAdd IPを選択した。
AXI_Lite_Slave_17_120612.png

・Add IP Instance to Desgin ダイアログが出る。Yesボタンをクリックした。
AXI_Lite_Slave_18_120612.png

・XPS Core Config ダイアログが出た。Userタブはビットレートの設定だった。これはこのままとした。
AXI_Lite_Slave_19_120612.png

・XPS Core Config ダイアログのSystemタブの設定項目を示す。
AXI_Lite_Slave_20_120612.png

・XPS Core Config ダイアログのInterconnect Settings for BUSIFタブの設定項目を示す。結局デフォルトのままOKボタンをクリックした。
AXI_Lite_Slave_21_120612.png

・Instantiate and Connect IPダイアログが出るので、OKボタンをクリックした。microblaze_0 のAXI4 Liteバスに接続する。
AXI_Lite_Slave_22_120612.png

・XPSプロジェクトでaxi_uartlite_0 が追加された。Bus Interfaceタブではmicroblaze_0 のAXI4 Liteバスに接続されていた。
AXI_Lite_Slave_23_120612.png

・Portsタブをクリックした。ここでは、axi_uartlite_0 のInterrupt が未接続だったので、これを接続する。Interrupt の空いているピンクの四角の部分をダブルクリックすると、Interrupt Connection Dialog が出てくる。Unconnected Interrupt(s) のaxi_uartlite_0 を選択して、→をクリックすると、axi_uartlite_0 がConnected Inerrruput に移動した。これでaxi_uartlite_0 Interrupt が割り込みコントローラに接続できたので、Interrupt Connection Dialog をOKボタンで閉じる。
AXI_Lite_Slave_24_120612.png

・axi_uartlite_0 のInterrupt がmicroblaze_0_intc::Intr に接続された。
AXI_Lite_Slave_25_120612.png

・axi_uartlite_0 の外部入出力ピンの設定だが、すでにaxi_uartlite_0_RX_pin とaxi_uartlite_0_TX_pin がExternal Ports に接続されていた。
AXI_Lite_Slave_26_120612.png

・Addressesタブをクリックした。ここでもaxi_uartlite_0 に64Kバイトのアドレス空間が割り当てられ、0x40600000 というアドレスが割り当てられていた。
AXI_Lite_Slave_27_120612.png

・Hardware メニューからGenerate Netlist を選択して論理合成し、char_rom_axi_lite のVerilogのバグを取った。

・ProjectメニューからDesign Rule Check を選択した。エラーは無かった。
AXI_Lite_Slave_28_120612.png

・最後に、ProjectメニューからClear All Generated Files を行った。これをしておかないとPlanAheadに戻った時にエラーになることがある。

・XPSを終了し、PlanAheadに戻った。次にすることは、UARTのTX, RXポートが増えているので、トップファイルの作りなおしと、制約ファイルにUARTのTX, RXポートの制約を書くことだ。

XPSにおけるUARTの追加は、ほとんど自動化されていて、Interrupt の追加だけは自分でやったが、他は自動で接続された。結構便利だと思う。
  1. 2012年06月13日 05:50 |
  2. AX4 Lite Slave IPの作製
  3. | トラックバック:0
  4. | コメント:0