FC2カウンター FPGAの部屋 2013年07月24日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Parallella-16 ボードを購入

Parallella-16ボード電源アダプタ、ケーブルを購入しました。10月に来るそうです。
Parallella-16ボードが$99 で、Zynq 7010が付いています。下に仕様を示します。

Specifications:

Xilinx Zynq®-7000 All Programmable SoC (XC7Z010) with Dual Core ARM A9 CPU
Epiphany III (16-core CPU Accelerator)
1GB DDR3 SDRAM
128Mb Quad-SPI flash
Ethernet 10/100/1000
Micro HDMI connection
Micro SD Card Slot
Micro USB 2.0 (two)
Dimensions are 3.4'' x 2.1''


GPIO無しを買いました。JTAGはソケットのパターンに出ているということなので、線でつないでJTAGケーブルを接続しようと思います。

電源アダプタ、ケーブルは$39 です。

Subtotal : $138.00 USD
Shipping : $20.00 USD
Total : $158.00 USD


でした。
  1. 2013年07月24日 05:23 |
  2. Parallella-16
  3. | トラックバック:0
  4. | コメント:6

Vivado IP Integrator のチュートリアル(Lab1)6(Setup Debug)

Vivado IP Integrator のチュートリアル(Lab1)5(Generate HDL Design Files)”の続き。

Step 5: Assign Signals to Debug

58.IP Integrator のデザインを生成したので、Flow Navigator の Run Synthesis をクリックした。
Vivado_IP_Integrator_56_130724.png

59.Save Project ダイアログが出た。Save ボタンをクリックした。
Vivado_IP_Integrator_57_130724.png

・Synthesis が始まった。

60.Synthesis が終了して、Synthesis Completed ダイアログが出た。Open Synthesized Design ラジオボタンをチェックして、OKボタンをクリックした。
Vivado_IP_Integrator_58_130724.png

61.Synthesized Design が開いた。
Vivado_IP_Integrator_59_130724.png

62.Window メニューからDebug を選択した。
Vivado_IP_Integrator_60_130724.png

63.Debug ウインドウが開いた。すべての信号が、Unassigned Debug Nets に入っていた。
Vivado_IP_Integrator_61_130724.png

Step 6: Assign Debug Net to an ILA Core

64.Debug ウインドウの左下の Set up Debug アイコンをクリックした。
Vivado_IP_Integrator_62_130724.png

65.Set up Debug ダイアログが出た。Next> ボタンをクリックした。
Vivado_IP_Integrator_63_130724.png

66.Specify Nets to Debug ダイアログが出た。ピンクの四角で囲った部分のクロック・ドメインが抜けいている。
Vivado_IP_Integrator_64_130724.png

67.Ctrl-Aを押して、すべて信号を選択する。右クリックして、右クリックメニューから Select Clock Domain を選択した。
Vivado_IP_Integrator_65_130724.png

68.Select Clock Domain ダイアログが開いた。zynq_design_1_i/processing_system7_1/FCLK_CLK0 を選択して、OKボタンをクリックした。
Vivado_IP_Integrator_66_130724.png

69.Clock Domain の空いていたところにFCLK_CLK0 が入った。Next>ボタンをクリックした。
Vivado_IP_Integrator_67_130724.png

70.Set up Debug Summary ダイアログが開いた。Finish ボタンをクリックした。
Vivado_IP_Integrator_68_130724.png

71.63.では、すべての信号が Unassigned Debug Nets に入っていたが、Assigned Debug Nets に入った。
Vivado_IP_Integrator_69_130724.png

72.Save Constraints アイコンをクリックして、デバックコアを入れた後のデザインをセーブした。
Vivado_IP_Integrator_70_130724.png

Vivado IP Integrator のチュートリアル(Lab1)7(インプリメント)”に続く。
  1. 2013年07月24日 05:14 |
  2. Vivado
  3. | トラックバック:0
  4. | コメント:0