FC2カウンター FPGAの部屋 2013年12月21日
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ISE14.5以降の ISE で SDK と ChipScope Pro の協調デバックをする方法

ZedBoard AXI4 Lite Slave 演習3(実機テスト)”でSDKとChipScope Pro(以下、ChipScope)を同時に使えなかった。以前は同時に使えたと思ったのだが。。。(ISE14.7を使用している)

そこで、検索してみたところ、Xilinx User Community Forums の”[14.6] SDK and Chipscope do not work together”がヒットした。
それによると、ISE14.4にロールバックして使っているとか。。。どうやらISE14.5からダメになったようだ。
そのページからリンクされたWordファイル、”Launch SDK and Chipscope.docx ‏”にやり方が書いてあったので、実際に確かめてみることにした。

SDK起動

・SDKを立ち上げる、もしくはSDKが立ち上がった状態のとき。

・ZedBoardをJTAGモードで立ち上げる。(MI2~MI6の設定ピンをすべてGNDにする)

・SDKのXilinx Tools -> Program FPGA を選択して、Program FPGAダイアログを出す。

・ビットストリームを選択し、Program ボタンをクリックして、Zynqにビットストリームをダウンロードする。
SDK_ChipScope_1_131221.png

・ZedBoard の青い Done LEDが点灯する。

・SDKで、プロジェクトを選択し、右クリックメニューから Debug As -> Launch on Hardware (System Debuger) を選択する。
SDK_ChipScope_2_131221.png

・SDKをデバック・パースペクティブにするというダイアログが出る。Yesボタンをクリックする。
SDK_ChipScope_3_131221.png

・SDKがデバック・パースペクティブに変更された。
SDK_ChipScope_8_131221.png

ChipScope起動

・Project Navigator に戻って、ChipScope を起動する。
SDK_ChipScope_4_131221.png

・ChipScope が起動する。
SDK_ChipScope_5_131221.png

・JTAG Chain メニューから Open Plug-in... を選択する。
SDK_ChipScope_6_131221.png

・Plug-in Parameters に、xilinx_tcf URL =tcp::3121 と入力して、了解ボタンをクリックする。
SDK_ChipScope_7_131221.png

・FPGAが認識されるので、OKボタンをクリックする。
SDK_ChipScope_9_131221.png

・Dataportが表示されるが、まだ信号名が入っていない。
SDK_ChipScope_10_131221.png

CDCファイルのインポート

・ChipScope の File メニューから Import... を選択する。
SDK_ChipScope_11_131221.png

・system\implementation\chipscope_axi_monitor_0_wapper\chipscope_axi_monitor_0.cdc を選択する。
SDK_ChipScope_12_131221.png

・OKボタンをクリックする。

・信号名が表示された。
SDK_ChipScope_13_131221.png

・これで、SDK, ChipScope協調デバックができた。下の図は、SDKでブレークポイントを設定しながら、AXI4 Lite Slave の応答を ChipScope で確認しているところだ。操作は Tera Term で行っている。
SDK_ChipScope_14_131221.png

(業務連絡)hw_server はすでに立ち上がっていました。
  1. 2013年12月21日 19:24 |
  2. Chipscope
  3. | トラックバック:0
  4. | コメント:2

Vivado HLS 2013.4でラプラシアン・フィルタ関数をaxi masterモジュールにする2

Vivado HLS 2013.4でラプラシアン・フィルタ関数をaxi masterモジュールにする”の続き。

前回、IPをエクスポートできたので、”AXI4 Master アクセスのラプラシアン・フィルタ IP9(できた。完成)”のXPSプロジェクトにVivado HLS生成ラプラシアン・フィルタAXI4 Master IPコアが入っているので、入れ替えた。
Vivado_HLS_2013_4_8_131221.png

Project Navigator に戻って、論理合成、インプリメント、ビットストリームを生成した。
Vivado_HLS_2013_4_8_131221.png

ハードウェアとビットストリームをエクスポートして、SDKを立ち上げた。
Vivado_HLS_2013_4_10_131221.png

SDKでSDカードのブートイメージを生成して、SDカードに書いて、ZedBoardをブートした。

SDKからリモートデバックで、ZedBoardに接続して、制御ソフトウェアを起動したが、リターンが帰ってこなかった。
残念ながら動作しなかったようだ。

Vivado HLS 2013.4でラプラシアン・フィルタ関数をaxi masterモジュールにする3”に続く。
  1. 2013年12月21日 05:44 |
  2. Vivado HLS
  3. | トラックバック:0
  4. | コメント:0