FC2カウンター FPGAの部屋 2019年10月06日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

SDx のUltra96-V2 用プラットフォームを作る3(ビットストリームの生成)

SDx のUltra96-V2 用プラットフォームを作る2(Platform Hardware Interfacesの宣言)”の続き。

前回は、Platform Hardware Interfacesとして宣言するために、Vivado で Platform Interfaces を設定した。今回は、HDL Wrapperを生成して、論理合成、インプリメンテーション、ビットストリームの生成を行う。

今回は、”2018.3 SDSoC™ Development Environment Tutorials”の”Step 4: Generating HDL Design Files”を参考にしてやっていく。

最初にGenerate Output Products を行う。
Sources ウインドウタブをクリックする。
Design Sources の下の Ultra96V2_Platform1 ブロックデザインを右クリックし、右クリックメニューからGenerate Output Products... を選択する。
SDx_platform_39_191005.png

Generate Output Products ダイアログが表示される。Generate ボタンをクリックする。
SDx_platform_40_191005.png

Generate Output Products ダイアログが表示される。
OKボタンをクリックする。
SDx_platform_41_191005.png

その後、Generate していて、終了を確認してから、Design Sources の下の Ultra96V2_Platform1 ブロックデザインを右クリックし、右クリックメニューからCreate HDL Wrapper... をクリックする。
SDx_platform_42_191005.png

Create HDL Wrapper ダイアログが表示される。
OKボタンをクリックする。
SDx_platform_43_191005.png

プロジェクトのDesign Sources のトップにUltra96V2_Platform1_wrapper.v が入った。
SDx_platform_44_191005.png

Flow Navigator 上でGenerate Bitstream をクリックしてビットストリームの生成を行う。

2つほどダイアログが出るが、OKボタンをクリックする。

時間が経過してから、Bitstream Generation Completed ダイアログが表示される。
SDx_platform_45_191005.png

Cancel ボタンをクリックする。

Project Summary を表示した。
SDx_platform_46_191005.png

Utilization はポートが無いので、0 % のようだ。

Vivado のFile メニューからExport -> Export Hardware... を選択する。

Export Hardware ダイアログ表示された。
Include bitstream にチェックを入れて、OKボタンをクリックする。
SDx_platform_47_191005.png
  1. 2019年10月06日 03:42 |
  2. SDSoC
  3. | トラックバック:0
  4. | コメント:0