FC2カウンター FPGAの部屋 2019年10月15日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

SDx のUltra96-V2 用プラットフォームを作る10(実機確認、Vivado HLS とVivado プロジェクト)

SDx のUltra96-V2 用プラットフォームを作る9(SDxでアプリケーション・プロジェクトを生成)”の続き。

前回は、サンプルのアプリケーション・プロジェクトを作成しビルドできた。今回は、実機確認をすると共に、Vivado HLS とVivado のプロジェクトを見ていこう。

まずは、”SDx のUltra96-V2 用プラットフォームを作る9(SDxでアプリケーション・プロジェクトを生成)”で作成した sd_card ディレクトリのファイルを Micro SD カードの第1パーティションの boot ドライブに書いてUltra96-V2 の電源をON した。
gtkterm (115200 bps, 8 bit, no paritty, 1 stop bit に設定してある)にレポートが表示された。問題なく動作しているようだ。
SDx_platform_120_191014.png

Vivado HLS のプロジェクトは、sdx_app1/Debug/_sds/vhls/matmul_partition_accel/ ディレクトリにある。
SDx_platform_121_191015.png

Vivado HLS で今回のプロジェクトを開いた。
SDx_platform_122_191015.png

合成レポートを示す。
SDx_platform_123_191015.png

次に、Vivado のプロジェクトは、sdx_app1/Debug/_sds/p0/vivado/prj/ ディレクトリにある。
SDx_platform_124_191015.png

Vivado プロジェクトを示す。
SDx_platform_125_191015.png

Summary を示す。
SDx_platform_126_191015.png

積和演算回路をハードウェアにオフロードしているようなので、DSP がかなり使用されている。
Timing も問題ない。

ブロックデザインを示す。
SDx_platform_127_191015.png

ハードウェア・プラットフォームに Vivado HLS で生成された matmul_partition_accel_1 モジュールとそれとのインターフェースを行う matmul_partition_accel_1_if モジュールが追加されているのが分かる。その他、AXI Interconnect などが追加されている。
  1. 2019年10月15日 04:57 |
  2. SDSoC
  3. | トラックバック:0
  4. | コメント:0