FC2カウンター FPGAの部屋 2019年11月08日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vitis 2019.2 の組み込みプロセッサ プラットフォームの開発をやってみる1(ハードウェア・コンポーネントの作成)

今回は、Vitis 2019.2 のマニュアルの”Vitis Application Acceleration Development Flow Documentation”の”Embedded Processor Platform Development”をやってみようと思う。ただし、チュートリアルはZCU102 用なので、Ultra96-V2 用に変換してみようと思う。具体的には、PetaLinux 部分は、”SDx 2019.1 のUltra96-V2 用プラットフォームを作る1(DSA ファイルを作成)”からのシリーズのブログ記事を参考にしようと思う。

最初に、”Vitis Embedded Platforms”から Figure: Vitis Embedded Software Development Flow を引用する。
Vitis_Platform_34_191108.png

さて、”Creating the Hardware Component”を参考にしながら、”SDx 2019.1 のUltra96-V2 用プラットフォームを作る1(DSA ファイルを作成)”を参考にしてやっていく。

~/HDL/Ultra96/Vitis_Platform/2019.2/ ディレクトリを作成して、そこに、”SDx 2019.1 のUltra96-V2 用プラットフォームを作る1(DSA ファイルを作成)”で生成した Vivado 2019.1 のプロジェクト・ディレクトリをコピーした。
これをVivado 2019.2 でアップグレードする。
Vitis_Platform_2_191102.png

Vivado 2019.2 で、~/HDL/Ultra96/Vitis_Platform/2019.2/Ultra96V2_Platform1 のプロジェクトを開いた。
Older Project Version ダイアログが開いた。Automatically upgrade to the current version のラジオボタンがクリックされているままで、OK ボタンをクリックした。
Vitis_Platform_3_191102.png

Project Upgraded ダイアログが表示された。Report IP Status ボタンをクリックした。
Vitis_Platform_4_191102.png

IP Status ウインドウが表示された。Upgarede Selected ボタンをクリックして、IP を更新した。
Vitis_Platform_5_191102.png

Upgrade IP ダイアログが表示された。OKボタンをクリックした。
Vitis_Platform_6_191102.png

Upgrade IP ダイアログが表示された。OKボタンをクリックした。
Vitis_Platform_7_191102.png

Generate Output Products ダイアログが表示された。Generate ボタンをクリックした。
Vitis_Platform_8_191102.png

Generate Output Products ダイアログが表示された。OKボタンをクリックした。
Vitis_Platform_9_191102.png

Vivado 2019.2 用に変換された。
Vitis_Platform_10_191102.png

このVivado プロジェクトでは、以下のブログに記した作業がされている。
SDx のUltra96-V2 用プラットフォームを作る2(ブロックデザインの作成)
SDx のUltra96-V2 用プラットフォームを作る2(Platform Hardware Interfacesの宣言)
SDx のUltra96-V2 用プラットフォームを作る3(ビットストリームの生成)
SDx のUltra96-V2 用プラットフォームを作る4(DSA ファイルの生成)

これらの作業は”Creating the Hardware Component”とほとんど同じ作業をしている。ただし、DSA ファイルを出力するのではなく、XSA ファイルを出力する。

Creating the Hardware Component”を参考にTCL コンソールを使用してプロジェクトのプロパティを設定した。
Vitis_Platform_11_191102.png

set_property platform.design_intent.embedded true [current_project]
set_property platform.design_intent.server_managed false [current_project]
set_property platform.design_intent.external_host false [current_project]
set_property platform.design_intent.datacenter false [current_project]
set_property platform.default_output_type "sd_card" [current_project]


Vitis_Platform_12_191102.png

論理合成、インプリメンテーション、ビットストリームの生成を行った。結果を示す。
Vitis_Platform_13_191102.png

Vivado のFile メニューからExport -> Export Hardware... を選択した。

Export Hardware ダイアログ表示された。
Include bitstream にチェックを入れて、OKボタンをクリックした。
overwrite を警告するダイアログが出るが、OK ボタンをクリックした。
Vitis_Platform_14_191105.png

Ultra96V2_Platform1_wrapper.xsa ファイルが出力された。
Vitis_Platform_15_191105.png
  1. 2019年11月08日 05:30 |
  2. Vitis
  3. | トラックバック:0
  4. | コメント:0