FC2カウンター FPGAの部屋 2020年01月03日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ラプラシアン・フィルタをRTLカーネルとしてVitisで実装する2

ラプラシアン・フィルタをRTLカーネルとしてVitisで実装する1”の続き。

前回は、”Vitis 2019.2 アプリケーション・プロジェクト ラプラシアン・フィルタAXI4-Streamバージョン2”で使用したラプラシアン・フィルタを RTL カーネルとして実装することにした。Vivado HLS プロジェクトを作成し、C シミュレーション、C コードの合成、C/RTL 協調シミュレーション、Export RTL を行って、xo ファイルを作成した。
今回は、Vitis でアクセラレーション・アプリケーション・プロジェクトを作成し、ビルドした後で、Ultra96-V2 上で動作を確認した。

最初に Vitis 2019.2 で lap_filter_axis_dma アプリケーション・プロジェクトを作成した。

ラプラシアン・フィルタをRTLカーネルとしてVitisで実装する1”で作成した lap_filter_axis_dma.xo を lap_filter_axis_dma2/src に追加した。

Vitis 2019.2 アプリケーション・プロジェクト ラプラシアン・フィルタAXI4-Streamバージョン2”に貼ってあるソースコードを lap_filter_axis_dma2/src に追加した。

ultra96v2_min2 プラットフォームを使用している。

Hardware Functions に lap_filter_axis_dma を指定した。

xclbin ファイル名を lap_filter_axis_dma2 に変更した。

Assistant ウインドウで lap_filter_axis_dma2_system/lap_filter_axis_dma2/Hardware を右クリックし右クリックメニューからBuild を選択してビルドし、成功した。
lap_fitler_74_200102.png

Ultra96-V2 を電源ON して、Linux を起動した。
root でログインして、zocl ドライバを insmod した。
insmod /lib/modules/4.19.0-xilinx-v2019.2/extra/zocl.ko
lap_fitler_77_200103.png

Hardware を右クリックし右クリックメニューから Run -> Run Configurations... を選択した。
Single Application Debug をダブルクリックして、Debugger _lap_filter_axis_dma2 を作成した。
lap_fitler_75_200103.png

lap_fitler_76_200103.png

Run ボタンをクリックして、アプリケーション・ソフトを起動した。
lap_fitler_78_200103.png

問題なく実行できたようだ。
lap_fitler_79_200103.png

Ultra96-V2 上のLinux で /mnt ディレクトリに cd すると、ファイルが見えた。
lap_fitler_80_200103.png

これで、RTL カーネルでのラプラシアン・フィルタの動作が確認できた。
  1. 2020年01月03日 04:16 |
  2. Vitis
  3. | トラックバック:0
  4. | コメント:0