FC2カウンター FPGAの部屋 2020年01月24日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

square root を Vivado HLS で実装する2

square root を Vivado HLS で実装する1”の続き。

square root を Vivado HLS で実装しようということで、逐次比較型ADコンバータのやり方を真似したsquare root を求めるソースコードを作って、前回貼った。そして、テストベンチのソースコードも貼って、C シミュレーションを行った。
今回は、C コードの合成を行って、Export RTL で Vivado のインプリメンテーションの結果を見てみよう。

C コードの合成を行った。結果を示す。
square_root_3_200123.png

Latency が大きいので、for 文に PIPELINE 指示子を入れてみよう。
square_root_4_200123.png

これでもう一度、C コードの合成を行った。結果をもう一度示す。
square_root_5_200123.png

PIPELINE 指示子を入れているのに Interval が min が 4 クロックで、max が 19 クロックだった。これでは 1 クロック毎にパイプラインしているとは言えない。。。
次回で何とか解決方法を考える。

Export RTL を行った。
square_root_6_200123.png

タイミングがメットしていない。
  1. 2020年01月24日 04:44 |
  2. Vivado HLS
  3. | トラックバック:0
  4. | コメント:0