FC2カウンター FPGAの部屋 2020年02月05日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vitis 2019.2 で自作カーネルを使用してストーミング接続を試す3

Vitis 2019.2 で自作カーネルを使用してストーミング接続を試す2”の続き。

前回は、Vitis 2019.2 の streaming_lap_filter プロジェクトにソースコードを入れてプロジェクトを完成させたあとで、ビルドに成功した。今回は、Run Configuration を作成して、実機動作を行ったが、成功しなかった。

最初にUltra96-V2 のPetaLinux を起動して、BOOT.BIN をSFTP する。
/home/masaaki/Vitis_Work/2019.2/streaming_lap_filter/Hardware/sd_card に移動して、scp コマンドでUltra96-V2 のPetaLinux の第 1 パーティションの /run/media/mmcblk0p1 に BOOT.bin をコピーする。
scp BOOT.BIN 192.168.3.23:/run/media/mmcblk0p1
streaming_lap_filter_14_200205.png

Ultra96-V2 のPetaLinux をリブートする。
Ultra96-V2 のPetaLinux が起動したら、ログインして、zocl ドライバを起動する。
insmod /lib/modules/4.19.0-xilinx-v2019.2/extra/zocl.ko
streaming_lap_filter_15_200205.png

streaming_lap_filter の Run Configuration を作成し、Run ボタンをクリックして起動した。
streaming_lap_filter_13_200202.png

streaming_lap_filter_16_200205.png

ログを示す。
f まで表示されている。
streaming_lap_filter_17_200205.png

f まで表示されているということは、enqueueTask(); はしたけど、q.finish(); から抜けていないということだ。
streaming_lap_filter_18_200205.png

Vivado のブロックデザインを見てみたが、正常に接続されている。
streaming_lap_filter_19_200205.png

Address Editor 画面を示す。
streaming_lap_filter_20_200205.png
  1. 2020年02月05日 04:27 |
  2. Vitis
  3. | トラックバック:0
  4. | コメント:0