FC2カウンター FPGAの部屋 2020年02月28日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado HLS 2019.2 で普通に C ソースコードを書いて Sobel フィルタを実装する2

Vivado HLS 2019.2 で普通に C ソースコードを書いて Sobel フィルタを実装する1”の続き。

前回は、ivado HLS 2019.2 で普通に C ソースコードを書いて Sobel フィルタを実装するためのソースコードとテストベンチを貼った。今回は、C シミュレーション、 C コードの合成、 C/RTL 協調シミュレーション、 Export RTL を行う。

C シミュレーションを行った。結果を示す。
sobel_filter_axis3_2_200227.png

sobel_filter_axis3/solution/csim/build ディレクトリを示す。
sobel_filter_axis3_3_200227.png

Sobel フィルタ処理結果の sobel.jpg を示す。綺麗なエッジが検出できている。
sobel_filter_axis3_4_200227.jpg

C コードの合成を行った。
sobel_filter_axis3_5_200227.png

Latency は 480016 クロックで、総ピクセル数よりも 16 クロック多いだけである。リソース使用量も少ない。

C/RTL 協調シミュレーションを行った。
sobel_filter_axis3_6_200227.png

Latency は 480041 クロックだった。優秀だ。

C/RTL 協調シミュレーションの波形を示す。
sobel_filter_axis3_7_200227.png

outs_TVALID も ins_TREADY もほとんど 1 にアサートされたままなので、スループットが高い。

最後に Export RTL を行った。結果を示す。
sobel_filter_axis3_8_200227.png

リソース使用量も少なく、 CP achieved post-implementation が 4.152 ns で大丈夫そうだ。
  1. 2020年02月28日 04:46 |
  2. Vivado HLS
  3. | トラックバック:0
  4. | コメント:0