FC2カウンター FPGAの部屋 2020年03月24日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ISE 14.7 を Windows 10 で動かす方法

ISE 14.7 を Windows 10 で動かす方法です。

Windows8以降のOSでISE WebPACKを動かす”さんを参考に、libPortability.dll を修正します。未修正では、Save などのダイアログを出すとISE が落ちます。

もう1つ、ISim が動作しない場合があります。その場合は”[備忘録]Windows8でi-simが動かない件”さんを参考にして、collect2.exe をリネームしましょう。

これで、Windows 10 でも ISE 14.7 が動くと思います。

Xilinx 社の AR も貼っておきます。
AR# 62380 ISE インストール - Windows 8.1 または Windows 10 マシンに ISE 10.1 または 14.7 をインストールして実行する方法
  1. 2020年03月24日 13:49 |
  2. Xilinx ISEについて
  3. | トラックバック:0
  4. | コメント:2

Vitis Vision ライブラリの resize サンプルをやってみる2

Vitis Vision ライブラリの resize サンプルをやってみる1”の続き。

L2/examples/resize を Ultra96-V2 で動作させてみように従って、resize をビルドしたところ、sd_card ディレクトリの生成でエラーが出たが、大体一式ビルドできた。今回は、Vivado HLS の合成結果とVivado のブロックデザインとインプリメンテーションの結果を見ていこう。

まずは、Vivado HLS 2019.2 の合成結果を見てみよう。
Vivado HLS のプロジェクトは、Vitis_Libraries/vision/L2/examples/resize/build/_x_ultra96v2_min2_hw/resize_accel/resize_accel/resize_accel ディレクトリにある。下の図はこのディレクトリの内容を示すが、1度 VIvado HLS の GUI を立ち上げているので、ファイルが増えている。
Vitis_Vision_17_200324.png

C コードの合成結果を示す。
動作周波数のターゲットは、300 MHz だったようだ。合成できている。
Vitis_Vision_14_200323.png

Latency -> Detail -> Instance の中で、resize_2_0_2160_3840_1080_1920_1_2_U0 をクリックした。
そうやって、下に降りていって、 xFReize AreaDownScale_2160_3840_1_0_1_1_1080_1920_3840_1920_s が一番下らしい?
Latency -> Detail -> Loop が表示されていて、LOOP_ROW_LOOP_COL の Initiation Interval の achieved が 1 クロックになっているのが分かる。つまりループを 1 クロックで処理できるので、性能が良いということが分かる。
Vitis_Vision_15_200323.png

Vivado HLS では見たいものが見えたので、今度はVivado プロジェクトの情報を見ていこう。
Vivado のプロジェクトは、Vitis_Libraries/vision/L2/examples/resize/build/_x_ultra96v2_min2_hw/link/vivado/vpl/prj にある。
Vitis_Vision_18_200324.png

Vivado を起動して、上のディレクトリを指定してプロジェクトを開いた。
ブロックデザインを見てみよう。
Vitis_Vision_12_200323.png

resize_accel_1 の 画像入力用の AXI4 Master が m_axi_gmem1 で、画像出力用の AXI4 Master が m_axi_gmem2 のようだ。後は、良く分からない出力がたくさん出ている。

なお、動作周波数は意外なことに 100 MHz だった。
すみません。これはプラットフォームで決定されていたのでした。勘違いです。100 MHz を PLL で 200 MHz にアップしているので、200 MHz 動作でした。orz
Vitis_Vision_19_200324.png

Vivado HLS では、 300 MHz 動作で合成されていたのだが???

Vivado でのインプリメンテーション後のサマリを示す。
Vitis_Vision_13_200323.png

LUT が 14 % でVivado HLS のリソース使用量予想の 26 % からは大幅に減っているな。。。
Vivado でのリソース使用量の表を示す。
Vitis_Vision_16_200323.png
  1. 2020年03月24日 04:35 |
  2. Vitis_Vision
  3. | トラックバック:0
  4. | コメント:0