FC2カウンター FPGAの部屋 2021年07月22日
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

DFX をやってみよう6(ブロック・デザイン・コンテナと DFX イネーブル)

DFX をやってみよう5(Vivado 2021.1 で DFX_test プロジェクトを作成)”の続き。

前回は、DFX で入れ替える 2 つの IP (DMA_pow2 IP、 DMA_square_root8 IP)ができたので、Vivado 2021.1 の DFX_test プロジェクトを作成してブロック・デザインを作成した。
今回は、DMA_pow2_0 にブロック・デザイン・コンテナを設定し、DFX をイネーブルしてみよう。

DMA_pow2_0 を階層デザインに指定する。
DMA_pow2_0 を右クリックし、右クリックメニューから Create Hierarchy... を選択する。
DFX_20_210720.png

Create Hierarchy が表示された。
Cell name に DMA_pow2 と入力して、OK ボタンをクリックする。
DFX_21_210720.png

DMA_pow2 階層ができた。
DFX_22_210720.png

Validate Design を行う。
いつもの DDR skew のクリティカル・ワーニングが出ている。
DFX_23_210720.png

階層デザインをブロック・デザイン・コンテナにする。
DMA_pow2 階層デザインを右クリックし、右クリックメニューから Create Block Design Container... を選択する。
DFX_24_210720.png

Create Block Design Container ダイアログが表示された。
New Block Design に DMA_pow2 と入力して、OK ボタンをクリックする。
DFX_25_210720.png

DMA_pow2 階層デザインが DMA_pow2.bd ブロック・デザイン・コンテナになった。
DFX_26_210720.png

Sources ウインドウを見ても、 DMA_pow2 は別のブロック・デザインになっている。
DFX_27_210720.png

DFX_test ブロック・デザインで Validate Design を行った。
Validate Design ダイアログが出て、成功した。
DFX_28_210720.png

ここではブロック・デザインを作る度に Validate Design をする必要があるようだ。

DMA pow2 ブロック・デザイン・コンテナをクリックして Customize Block Design Container ダイアログを表示させる。
Enable Dynamic Function eXchange on this container のチェックボックスにチェックを入れる。
DFX_29_210721.png

DMA pow2 ブロック・デザイン・コンテナの表記が DFX に変化している。
DFX_30_210721.png

Validate Design をクリックする。
Validate Design ダイアログが出て、成功した。
DFX_31_210721.png
  1. 2021年07月22日 03:12 |
  2. Dynamic Function eXchange
  3. | トラックバック:0
  4. | コメント:0