Xilinx 社の Video IP を使ってブロック・デザインを作る2

自分で作った IP を使用して画像を表示しているが、それを Xilinx 社の IP を使用して画像を表示してみたいということで、前回は bitmap_disp_cont_axis IP を AXI4-Stream to Video Out(v_axi4s_vid_out) IP と Video TIming Controller (v_tc) IP で置き換えた。今回は、実際に v_axi4s_vid_out と v_tc を配線して、論理合成、インプリメンテーション、ビットストリームの生成を行った。

v_axi4s_vid_out と v_tc を配線して、ブロック・デザインを完成させた。


v_tc_0 の設定を示す。
なお設定方法は、”Video Beginner Series 16: Understanding Video Timing with the VTC IP”を参照。
Detection/Generation タブ。


Default/Constant タブ。


Frame Sync Positon タブ。


v_axi4s_vid_out_0 の設定を示す。


Address Editor を示す。


論理合成、インプリメンテーション、ビットストリームの生成を行った。
Project Summary を示す。