FC2カウンター FPGAの部屋 2023年08月14日
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZUBoard 1CG の PYNQ v3.0.1 で自作のメディアン・フィルタとソーベル・フィルタを動作させる1

RGB 24 ビットの AXI4-Stream データ入出力対応のメディアン・フィルタを Vitis HLS 2023.1 で作成する2”でメディアン・フィルタが作成できた。その medain_axis_RGB24 IP を”ZUBoard 1CG の PYNQ v3.0.1 で自作のソーベル・フィルタを動作させる1”で作成したブロック・デザインに追加した。

ZUBoard 1CG の PYNQ v3.0.1 で自作のソーベル・フィルタを動作させる1”の sobel ブロック・デザインを出力する。

File メニューから Export -> Export Block Design... を選択する。
zub1cg_pynq_151_230813.png

Export Block Design ダイアログが表示された。
OK ボタンをクリックする。
zub1cg_pynq_152_230813.png

プロジェクトのディレクトリに sobel.tcl ファイルが出力された。
この tcl ファイルを実行すると sobel ブロック・デザインが生成される。
zub1cg_pynq_153_230813.png

ZUBoard 1CG 用の Vivado 2023.1 の median_sobel プロジェクトを作成した。

median_sobel プロジェクトのディレクトリに先程作成した sobel.tcl をコピーして、名前を medain_sobel.tcl に変更した。
zub1cg_pynq_154_230813.png

medain_sobel.tcl を開いて”set design_name sobel”から”set design_name median_sobel”に変更した。
zub1cg_pynq_155_230813.png

sobel_pynq プロジェクトのディレクトリから sobel_axis_RGB24 IP のディレクトリを median_sobel ディレクトリにコピーした。
median_axis_RGB24 ディレクトリを新規作成した。
median_axis_RGB24 ディレクトリに”RGB 24 ビットの AXI4-Stream データ入出力対応のメディアン・フィルタを Vitis HLS 2023.1 で作成する2”で作成した median_axis_RGB24/solution1/impl/export.zip の内容をコピーした。
zub1cg_pynq_156_230813.png

Vivado の Flow Navigator から IP Catalog をクリックした。
IP Catalog ウインドウが開く。
右クリックし、右クリックメニューから Add Repository を選択し、sobel_axis_RGB24 と median_axis_RGB24 を選択して、IP を追加した。
zub1cg_pynq_157_230813.png

Vivado 2023.1 の Tcl Console で次のコマンドを実行した。
cd /media/masaaki/Ubuntu_Disk/HDL/2023.1/zub1cg/medain_sobel/
source median_sobel.tcl


すると、ソーベル・フィルタの回路が生成された。
zub1cg_pynq_158_230813.png

+アイコンをクリックして、median_axis_RGB24 IP を追加した。
配線を行って、回路が完成した。
median_sobel ブロック・デザインを示す。
zub1cg_pynq_159_230813.png

Address Editor を示す。
zub1cg_pynq_160_230813.png
  1. 2023年08月14日 04:55 |
  2. ZUBoard
  3. | トラックバック:0
  4. | コメント:0