FC2カウンター FPGAの部屋 2023年08月15日
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZUBoard 1CG の PYNQ v3.0.1 で自作のメディアン・フィルタとソーベル・フィルタを動作させる2

ZUBoard 1CG の PYNQ v3.0.1 で自作のメディアン・フィルタとソーベル・フィルタを動作させる1”の続き。

RGB 24 ビットの AXI4-Stream データ入出力対応のメディアン・フィルタを Vitis HLS 2023.1 で作成する2”で作成したメディアン・フィルタを使ってみようということで、前回は、medain_axis_RGB24 IP を”ZUBoard 1CG の PYNQ v3.0.1 で自作のソーベル・フィルタを動作させる1”で作成したブロック・デザインに追加した。今回は、作成したブロック・デザインの HDL Wrapper ファイルを作成し、論理合成、インプリメンテーション、ビットストリームの生成を行って、成功した。hwh ファイルと bit ファイルが生成された。

median_sobel ブロック・デザインの HDL Wrapper ファイルを生成する。
Vivado 2023.1 で Source タブをクリックして Source ウインドウを表示し、Desgin Sources の median_sobel_i を右クリックし右クリックメニューから Create HDL Wrapper... を選択し、HDL Wrapper ファイルの median_sobel_wrapper.v を生成した。
zub1cg_pynq_161_230815.png

Flow Navigator で PROGRAM AND DEBUG -> Generate Bitstream をクリックし、論理合成、インプリメンテーション、ビットストリームの生成を行って、成功した。
Project Summary を示す。
zub1cg_pynq_162_230815.png

HDL/2023.1/zub1cg/medain_sobel/medain_sobel.runs/impl_1 ディレクトリに median_sobel_wrapper.bit ファイルが生成された。
zub1cg_pynq_164_230815.png

HDL/2023.1/zub1cg/medain_sobel/medain_sobel.gen/sources_1/bd/median_sobel/hw_handoff ディレクトリに median_sobel.hwh ファイルが生成された。
zub1cg_pynq_163_230815.png
  1. 2023年08月15日 04:41 |
  2. ZUBoard
  3. | トラックバック:0
  4. | コメント:0