FC2カウンター FPGAの部屋 2023年09月07日
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

MicroZed Chronicles: UIO をやってみる1

MicroZed Chronicles: UIO Part One - Introduction and Set Up”と”MicroZed Chronicles: UIO Part Two - Creating Software Applications”をやってみよう。なお、関連する MicroZed Chronicles のブログの”MicroZed Chronicles: IOCTL SPI, I2C and PetaLinux”も参考にしている。
今回は、Vivado 2022.2 で ZUBoard 1CG 用の myproj プロジェクトを作成した。

MicroZed Chronicles: UIO Part One - Introduction and Set Up”の Github サイトMZ508/vivado script/top_level.tcl をコピペして、top_level.tcl を作成した。
zub1cg_uio_1_230906.png

Vivado 2022.2 に ZUBoard 1CG のボード・ファイルをインストールしてなかったので、Vivado Store からインストールする。

Vivado 2022.2 を起動して、初期画面の Vivado Store をクリックした。
zub1cg_uio_2_230906.png

Vivado Store ダイアログが表示された。
Boards タブをクリックした。
Avnet の項目がないので、Refesh ボタンをクリックした。
zub1cg_uio_3_230906.png

Avnet -> Evaluation Boards -> ZUBoard 1CG Development Board を左クリックで選択し、右クリックし、右クリックメニューから install を選択した。
zub1cg_uio_4_230906.png

ZUBoard 1CG Development Board のボード・ファイルがインストールされた。
zub1cg_uio_5_230906.png

Vivado Store を閉じて、Tcl Console で top_level.tcl を実行した。
cd /media/masaaki/Ubuntu_Disk/ZUBoard1CG/at_2022_2/
source top_level.tcl

実行後、top_level ブロック・デザインが生成された。
zub1cg_uio_6_230906.png

top_level ブロック・デザインを示す。
zub1cg_uio_7_230906.png

Address Editor を示す。
zub1cg_uio_8_230906.png

Source ウインドウで、top_level_i を選択して、右クリックメニューから Create HDL Wrapper... を選択して、Verilog HDL の Wrapper ファイルを生成した。

Flow Navigator -> PROGRAM AND DEBUG -> Generate Bitstream をクリックし、論理合成、インプリメンテーション、ビットストリームの生成を行った。
write_bitstream でエラーが発生した。
zub1cg_uio_9_230906.png

エラーは EMIO にマップした SPI 用ポートの XDC 成約が無いというエラーだった。
次回、SPI は使用しないので、消してしまおう。
  1. 2023年09月07日 04:30 |
  2. ZUBoard
  3. | トラックバック:0
  4. | コメント:0