ZUBoard 1CG の PYNQ v3.0.1 で自作の 4 個のフィルタを動作させる2

”ZUBoard 1CG の PYNQ v3.0.1 で自作の 4 個のフィルタを動作させる1”の続き。

”Vitis HLS 2023.1 で RGB の各色を n 倍する color_converter_RGB24 IP を作成する2”で作成した color_converter_RGB24 IP を”ZUBoard 1CG の PYNQ v3.0.1 で自作のガウシアン・フィルタ、メディアン・フィルタとソーベル・フィルタを動作させる4”の回路に追加してみようということで、前回は、最初に Vivado 2023.1 の i4filters プロジェクトを新規作成した。また、i3filters プロジェクトでエクスポートしたブロック・デザイン作成 tcl ファイルを元に i4filters ブロック・デザインを作成し、color_converter_RGB24 IP を挿入した。今回は、i4flilters ブロック・デザインのラッパーファイルを生成し、論理合成、インプリメンテーション、ビットストリームの生成を行って成功した。PYNQ で使用する hwh ファイルと、bit ファイルが生成された。

最初に i4flilters ブロック・デザインのラッパーファイルを生成する。
Vivado 2023.1 の Source ウインドウの i4fitlers_i ブロック・デザインを右クリックし、右クリックメニューから Create HDL Wrapper... を選択して、i4filters_wrapper.v を生成した。
i4filters_wrapper.v がトップのファイルとなる。


Flow Navigator -> PROGRAM AND DEBUG -> Generate Bitstream をクリックして、論理合成、インプリメンテーション、ビットストリームの生成を行って、成功した。
Project Summary を示す。


HDL/2023.1/zub1cg/i4filters/i4filters.gen/sources_1/bd/i4filters/hw_handoff/i4filters.hwh ファイルが生成された。


HDL/2023.1/zub1cg/i4filters/i4filters.runs/impl_1/i4filters_wrapper.bit ファイルが生成された。

ZUBoard 1CG の PYNQ v3.0.1 で自作の 4 個のフィルタを動作させる1

”Vitis HLS 2023.1 で RGB の各色を n 倍する color_converter_RGB24 IP を作成する2”で作成した color_converter_RGB24 IP を”ZUBoard 1CG の PYNQ v3.0.1 で自作のガウシアン・フィルタ、メディアン・フィルタとソーベル・フィルタを動作させる4”の回路に追加してみよう。

”ZUBoard 1CG の PYNQ v3.0.1 で自作のガウシアン・フィルタ、メディアン・フィルタとソーベル・フィルタを動作させる4”の Vivado 2023.1 の i3filters ブロック・デザインをエクスポートする。

Vivado 2023.1 の i3filters プロジェクトを開いて、i3filters ブロック・デザインを表示し、File メニューの Export -> Export Block Design... を選択した。
Export Block Design ダイアログが表示された。
OK ボタンをクリックした。


i3filters.tcl ファイルが出力された。


新しく Vivado 2023.1 の i4filters プロジェクトを作成した。
Project Name 画面では、Project name に i4filters と入力した。


Project Type 画面では、RTL Project を選択した。


Default Part 画面では、Boards を選択し、Vender では avnet.com を選択して、ZUBoard 1CG Development Board を選択した。


New Project Summary を示す。


Vivado 2023.1 の i4filters プロジェクトが新規作成された。


i3filters プロジェクトのディレクトリから、gaussian_axis_RGB24, median_axis_RGB24, sobel_axis_RGB24, i3filters.tcl を i4filters プロジェクトのディレクトリへコピーした。


i3filters.tcl を編集して

set design_name i4filters

に変更した。


i4filters プロジェクトのディレクトリに color_converter_RGB24 ディレクトリを新規作成し、”Vitis HLS 2023.1 で RGB の各色を n 倍する color_converter_RGB24 IP を作成する2”の soloution1/impl/export.zip を展開した。


IP Catlog を表示し、右クリックし右クリックメニューから Add Repository... を選択して、gaussian_axis_RGB24, median_axis_RGB24, sobel_axis_RGB24, color_converter_RGB24 を追加した。


Vivado の Tcl Console で次のコマンドを入力して、i4fliters ブロック・デザインを作成した。
cd /media/masaaki/Ubuntu_Disk/HDL/2023.1/zub1cg/i4filters/
source i3filters.tcl


i4fliters ブロック・デザインに color_converter_RGB24 を追加して、回路を完成させた。


Address Editor 画面を示す。