FC2カウンター FPGAの部屋 2024年02月01日
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Gowin EDA のサンプル・プロジェクトの内の CAN プロジェクトをやってみる3

Gowin EDA のサンプル・プロジェクトの内の CAN プロジェクトをやってみる2"の続き。

前回は、CAN サンプル・プロジェクトの Synthesis と Place & Route をやってみた。論理合成のログを確認した。今回は、Place & Route のログに内の Place & Route Report と Timing Analysis Report を確認した。

最初に Synthesis 後の Netlist File を確認した。
Netlist File は暗号化されているようだ。CAN の Verilog HDL ファイルが暗号化されているからだろうか?
Tang_Primer_25K_34_240130.png

Place & Route -> Place & Route Report をダブルクリックして、表示した。
PnR Message と PnR Details が確認できる。
Tang_Primer_25K_35_240201.png

Resource -> Resource Usage Summary を表示した。
Tang_Primer_25K_36_240201.png

Resource -> GAO Resource Usage Summary と I/O Bank Usage Summary を表示した。
Tang_Primer_25K_37_240201.png

Resource -> Global Clock Summary と Global Clock Signals を表示した。
Tang_Primer_25K_38_240201.png

Resource -> Pinout by Port Name を表示した。
Tang_Primer_25K_39_240201.png

Resource -> All Package Pins を表示した。
Tang_Primer_25K_40_240201.png

Place & Route -> Timing Analysis Report をダブルクリックして、表示した。すごくたくさんの項目がある。
Timig Message と Timing Summaries が表示されている。
Tang_Primer_25K_41_240201.png

Timing Summaries -> Clock Summary 、Max Freqency Summary、Total Negative Summary を表示した。
myclk は FPGA に入力される sysclk で、myclk1 は sysclk を入力された PLL の出力となっている。
myclk1 はクロック波形のデューティ比が 1 対 1 だが、myclk は 1 の幅が 4 ns の 50 MHz のクロックとしてタイミング制約ファイルに規定されている。
タイミング制約ファイルで規定された制約は守られている。
Tang_Primer_25K_42_240201.png

Timing Details -> Path Slack Table -> Setup Paths Table を表示した。
Tang_Primer_25K_43_240201.png

Timing Details -> Path Slack Table -> Hold Paths Table を表示した。
Tang_Primer_25K_44_240201.png

Timing Details -> Timing Report By Analysis Type -> Setup Analysis Report を表示した。
パスごとの解析結果が見られるようだ。
Tang_Primer_25K_45_240201.png

Timing Details -> Timing Report By Analysis Type -> Hold Analysis Report を表示した。
Tang_Primer_25K_46_240201.png

Timing Details -> Timing Report By Analysis Type -> High Fanout Nets Report を表示した。
Tang_Primer_25K_47_240201.png

後の Timing Details は省略。たくさんの項目があった。
  1. 2024年02月01日 04:45 |
  2. Gowin EDA
  3. | トラックバック:0
  4. | コメント:0