FC2カウンター FPGAの部屋 2024年02月07日
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Tang Primer 25K で Lチカする3(GOWIN FPGA Designer でプロジェクトを作成する1)

Tang Primer 25K で Lチカする2(シミュレーション2)”の続き。

Tang Primer 25K で Lチカしてみようということで、前回は、blink.sv のカウントが 1 つ多いのを修正した。blink_tb.sv もスペルミスがあったので、修正し、もう一度、Icarus Verilog でシミュレーションした。今回は、GOWIN FPGA Designer で blink プロジェクトを作成しようとしたところ、ディレクトリを作成できないというエラーになった。どうやら、作成するディレクトリとプロジェクト名が同じだとエラーになるのかもしれない?他のディレクトリに blink プロジェクトを作成した。blink.sv ファイルを blink プロジェクトに追加した。

GOWIN FPGA Designer が起動しているので、File メニューから New... を選択して、プロジェクトを新規作成する。
Tang_Primer_25K_69_240205.png

New ダイアログが開いた。
Projects の FPGA Design Project を選択して、OK ボタンをクリックした。
Tang_Primer_25K_70_240205.png

Project Wizard ダイアログが表示された。
Project Name 画面で、Name に blink と入力し、Create in に /media/masaaki/Ubuntu_Disk/Gowin/HDL/Examples/blink を指定した。
Next > ボタンをクリックした。
Tang_Primer_25K_71_240205.png

Slelect Device 画面
下図のように指定して、GW5A-LV25MG121NC1/10 を選択した。
Next > ボタンをクリックした。
Tang_Primer_25K_72_240205.png

Summary 画面
Finish ボタンをクリックした。
Tang_Primer_25K_73_240205.png

Error ダイアログが表示された。
Tang_Primer_25K_74_240205.png

ディレクトリを作成できないというエラーだが、blink ディレクトリの下に blink プロジェクトを作るのがまずいのか?と思って、Project Wizard ダイアログの Project Name 画面で Create in に /media/masaaki/Ubuntu_Disk/Gowin/HDL ディレクトリを指定したところ、blink プロジェクトが作成できた。
Tang_Primer_25K_75_240205.png

/media/masaaki/Ubuntu_Disk/Gowin/HDL/blink ディレクトリを示す。
Tang_Primer_25K_76_240205.png

blink.sv を新規作成する。
File メニューから New... を選択した。
Tang_Primer_25K_77_240205.png

New ダイアログが開いた。
Files の Verilog File を選択した。
OK ボタンをクリックした。
Tang_Primer_25K_78_240205.png

New Verilog file ダイアログが開いた。
Name に blink を入力し .sv を選択した。
OK ボタンをクリックした。
Tang_Primer_25K_79_240205.png

blink.sv ファイルが生成された。
前回の blink.sv ファイルのコードをコピーした。
Tang_Primer_25K_80_240205.png

blink.sv は System Verilog ファイルなので System Verilog を指定する必要があるようだ。X で windy さんに教えてていただいた。
Project メニューから Configration を選択した。
Tang_Primer_25K_81_240205.png

Configuration ダイアログが開いた。
Synthesis -> General をクリックし、GowinSynthesis の Verilog Language で System Verilog 2017 を選択した。
OK ボタンをクリックした。
Tang_Primer_25K_82_240205.png
  1. 2024年02月07日 05:40 |
  2. Tang_Primer_25K
  3. | トラックバック:0
  4. | コメント:0