FC2カウンター FPGAの部屋 2024年03月08日
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

fifo8 IP の作成2

”fifo8 IP の作成1”の続き。

(2024/03/09:修正)ソースコードにバグがあったので、ソースコードを修正した。詳しくは”fifo8 IP の作成3”を参照。

8 深度の FIFO を SystemVerilog で書いてみることにしたということで、前回は、概要とソースコードを貼った。今回は、Icarus Verilog でシミュレーションを行った。

Icarus Verilog でシミュレーションを行う。
iverilog -o fifo8 fifo8*.sv -g 2012
vvp fifo8

fifo8_4_240307.png

fifo8 ディレクトリに fifo8 と fifo8.vcd ファイルが生成された。
fifo8_5_240307.png

GTKWave を起動して、VCD ファイルを開いた。
gtkwave &
なお、indata[23:0] と out_data[23:0] の Data Format は Decimal に変更してある。
fifo8_6_240307.png

値が見えないので、拡大した。
fifo8_7_240307.png
fifo8_8_240307.png

問題なさそうだ。
  1. 2024年03月08日 04:00 |
  2. IP
  3. | トラックバック:0
  4. | コメント:0