FC2カウンター FPGAの部屋 2024年04月05日
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Xyloni Development Kit を使ってみる9(soc_sap_t8 をやってみる1)

Efinix の RISC-V プロセッサの Sapphire SoC を勉強する”で勉強した Sapphire SoC のサンプルが”Efinix-Inc/xyloni”の”design/soc_sap_t8”の Sapphire SoC for Xyloni にあるので、やってみよう。

Efinity を起動して、File メニューから Open Project... を選択した。
Open Project File ダイアログが開いた。
xyloni/design/soc_sap_t8/top_sapphire.xml を選択し、Open ボタンをクリックした。
soc_sap_t8 プロジェクトが開いた。
top_sapphire.v ファイルを開いた。
Efinity_119_L240405.png

左のウインドウの Project タブの IP -> IP: sapphire0 をダブルクリックしてファイルを開いた。
sapphire0.v ファイルが開いた。
Efinity_120_L240405.png

sapphire0 の構成を見てみよう。
左のウインドウの Project タブの IP -> IP: sapphire0 を右クリックし、右クリックメニューから Configure を選択した。
Efinity_121_L240405.png

IP Configuration ダイアログが表示された。
SOC タブ
Option は Standard で、Frequency は 20 MHz だった。
キャッシュは無し。
Efinity_122_L240405.png

Cache/Memory タブ
On-Chip RAM Size は 4KB だった。
Efinity_123_L240405.png

Debug タブ
Efinity_124_L240405.png

UART タブ
UART0 は必須のようだ。
Efinity_125_L240405.png

SPI タブ
SPI0 は必須のようだ。
Efinity_126_L240405.png

I2C タブ
I2C 0 は必須じゃないが、実装されている。
Efinity_127_L240405.png

GPIO タブ
GPIO 0 は実装されている。
Efinity_128_L240405.png

APB3 タブ
APB Slave Address Size は 64 KB が選択されていた。
Efinity_129_L240405.png

AXI4 タブ
残念ながら AXI4 Slave は生成される設定になっていない。
Efinity_130_L240405.png

User Interrupt タブ
User A Interrupt にチェックが入っていた。
Efinity_131_L240405.png

User Timer タブ
Timer は実装されていない。
Efinity_132_L240405.png

Base Address タブ
Address Assignment Method は AUTO だった。
Efinity_133_L240405.png

Deilverables タブ
Efinity_134_L240405.png

Summary タブ
これまでの設定が表示されていた。
Efinity_135_L240405.png

Close ボタンをクリックして、終了した。
  1. 2024年04月05日 05:02 |
  2. Xyloni Development Kit
  3. | トラックバック:0
  4. | コメント:0