FC2カウンター FPGAの部屋 2024年04月07日
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Xyloni Development Kit を使ってみる11(soc_sap_t8 をやってみる3)

Xyloni Development Kit を使ってみる10(soc_sap_t8 をやってみる2)”の続き。

Sapphire SoC のサンプルが”Efinix-Inc/xyloni”の”design/soc_sap_t8”の Sapphire SoC for Xyloni にあるので、やってみようとうことで、前回は、Interface Designer を確認し、論理合成、Place & Route、ビットストリームを生成して、レポートを確認したところ、タイミング・エラーがあったが、このままやってみることにした。今回は、Efinity RISC-V Embedded Software IDE を起動して、uartEchoDemo プロジェクトを新規作成した。設定を行って、ビルドを行い成功した。

XyloniボードへのSapphire SoC実装とファームウエア開発プロジェクトの構築”の”RISC-V SDKでのプロジェクト作成、ビルド、デバッグ”を参照して、実行していく。ありがとうございます。

なお、使用してる OS は Ubuntu 22.04 だ。

efinity-riscv-ide-2023.2/Efinity-RISCV-IDE/efinity-riscv-ide/efinity-riscv-ide をダブルクリックした。
Efinity_143_L240407.png

Efinity RISC-V Embedded Software IDE Launcher ダイアログが表示された。
Workspace の Brows... ボタンをクリックした。
Select Workspace Directory ダイアログが開いた。
xyloni/design/soc_sap_t8 ディレクトリに行って、 workspace ディレクトリを新規作成して選択した。
(2024/04/11:追記) xyloni/design/soc_sap_t8/embedded_sw/sapphire0 をワークスペースとして指定するのが正しいようです。("Xyloni Development Kit を使ってみる14(soc_sap_t8 をやってみる6)"参照)
”開く”ボタンをクリックして終了した。
Efinity_144_L240407.png

Efinity RISC-V Embedded Software IDE Launcher ダイアログの Launch ボタンをクリックした。
Efinity RISC-V Embedded Software IDE が表示された。
Create a new Makefile project in a directory containing existing cod をクリックした。Makefile Project を生成する。
Efinity_145_L240407.png

New Project ダイアログが表示された。
Existing Code Location の Browse... ボタンをクリックした。
Efinity_146_L240407.png

ダイアログが表示された。
xyloni/design/soc_sap_t8/embedded_sw/sapphire0/software/standalone/uartEchoDemo を選択し、”開く”ボタンをクリックした。
Efinity_147_L240407.png

Project Name に uartEchoDemo と入力した。
Finish ボタンをクリックした。
Efinity_148_L240407.png

uartEchoDemo プロジェクトが生成された。
Efinity_149_L240407.png

左のウインドウの uartEchoDemo を右クリックし、右クリックメニューから import... を選択した。
Efinity_150_L240407.png

Import ダイアログが表示された。
C/C++ を展開して、C/C++ Project Settings を選択した。
Next > ボタンをクリックした。
Efinity_151_L240407.png

Settings file の Brows... ボタンをクリックした。
Efinity_152_L240407.png

ダイアログが表示された。
xyloni/design/soc_sap_t8/embedded_sw/sapphire0/config/project_settings_soc.xml を選択した。
”開く”ボタンをクリックした。
Efinity_153_L240407.png

Select settings to import に Include Paths と # Symbols が入っている。
Finish ボタンをクリックした。
Efinity_154_L240407.png

Efinity RISC-V Embedded Software IDE に戻った。
Efinity_155_L240407.png

前のビルド結果が残っているので、削除する。
左のウインドウの uartEchoDemo を右クリックし、右クリックメニューから Clean Project を選択した。
Efinity_156_L240407.png

前のビルド結果が削除された。
Efinity_157_L240407.png

左のウインドウの uartEchoDemo を右クリックし、右クリックメニューから Build Project を選択した。
Efinity_158_L240407.png

ビルドが行われて成功した。しかし、エラーの表示は消えていないのはなぜなんだ?
Efinity_159_L240407.png
  1. 2024年04月07日 11:04 |
  2. Xyloni Development Kit
  3. | トラックバック:0
  4. | コメント:0