FC2カウンター FPGAの部屋 2024年04月14日
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

”XyloniボードへのSapphire SoC実装とファームウエア開発プロジェクトの構築”の”Sapphire SoC の 実装”をやってみる1

XyloniボードへのSapphire SoC実装とファームウエア開発プロジェクトの構築”の”Sapphire SoC の 実装”をやってみよう。
その第1弾として、RISC-V の IP の Sapphire SoC を生成する。

Windows 11 の Efinity 2023.2 を起動して、File メニューから Create Project... を選択した。
Name に xyloni_sapphire と入力した。
Location は C:\Users\marse\Documents\HDL\Efinity\xyloni_sapphire とした。
Family は Trion, Device はT8F81, Timing Model は C2 とした。
OK ボタンをクリックした。
Efinity_192_240414.png

xyloni_sapphire プロジェクトが作成された。
Efinity_187_240413.png

左のウインドウの Project タブの IP を右クリックし、右クリックメニューから New IP を選択した。
Efinity_193_240414.png

IP Catalog ダイアログが表示された。
Efinix -> Processors and Peripherals -> Sapphire SoC を選択して、Next>> ボタンをクリックした。
Efinity_194_240414.png

IP Configuration ダイアログが表示された。
SOC タブ
デフォルトの状態を下に示す。
Option と Frequency (MHz) と Cache を変更する。
Efinity_195_240414.png

Opetin を Lite に Frequency (MHz) を 25 MHz に、Cache のチェックボックスのチェックを外した。
Efinity_196_240414.png

Cache/Memory タブ
デフォルトの状態を下に示す。
Efinity_197_240414.png

External Memory Interface のチェックボックスのチェックを外した。
Efinity_198_240414.png

Debug タブ
Target Board/Cable/Module を Xyloni に変更した。
Efinity_199_240414.png

UART タブ
デフォルトのままとした。
Efinity_200_240414.png

SPI タブ
SPI は Flush と SD カードの 2 つのチャネルを使用するので、SPI 1 をイネーブルにするそうだ。
SPI 1 の Include the SPI 1 のチェックボックスにチェックを入れた。
Efinity_201_240414.png

I2C タブ
デフォルトのままとした。
Efinity_202_240414.png

GPIO タブ
GPIO 0 Bit Width を 16 ビットに変更した。
Efinity_203_240414.png

APB3 タブ
APB Slave 0 の Include the APB3 interface 0 のチェックボックスのチェックを外した。
Efinity_204_240414.png

AXI4 タブ
AXI Slave の Include the AXI4 Slave interface のチェックボックスのチェックを外した。
Efinity_205_240414.png

User Interrupt タブ
User A Interrupt の Include the User Interface A のチェックボックスのチェックを外した。
Efinity_206_240414.png

User Timer タブ
User Timer 0 の Include the User Timer 0 のチェックボックスのチェックを入れた。
Efinity_207_240414.png

Base Address タブ
Address Assignment Method はデフォルトの AUTO のままとした。
Efinity_208_240414.png

Deliverables タブ
Example Design (Ti60F255_devkit) と Example Design (Ti180J484_devkit) と Testbench/modelsim のチェックボックスのチェックを外した。
Efinity_209_240414.png

Summary タブ
Module Name に SapphireSoc を入力した。
Summary を確認し、Generate ボタンをクリックした。
Efinity_210_240414.png

Review generation configuration ダイアログが表示された。
Generate ボタンをクリックした。
Efinity_211_240414.png

Generation Success ダイアログが表示された。
OK ボタンをクリックした。
Efinity_212_240414.png

IP Catalog ダイアログの Close ボタンをクリックして、閉じた。
Efinity_213_240414.png

Efinity の左のウインドウの Project タブの IP の下に IP : SapphireSoC が追加された。
Efinity_214_240414.png

xyloni_sapphire フォルダを示す。
embedded_sw フォルダと IP フォルダが作られている。
Efinity_215_240414.png

xyloni_sapphire\ip\SapphireSoC フォルダを示す。
Deliverables タブで指定した T120F324_devkit のサンプル・デザインとテストベンチのフォルダが見える。
Efinity_216_240414.png
  1. 2024年04月14日 07:04 |
  2. Xyloni Development Kit
  3. | トラックバック:0
  4. | コメント:0