FC2カウンター FPGAの部屋 2024年04月16日
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

”XyloniボードへのSapphire SoC実装とファームウエア開発プロジェクトの構築”の”Sapphire SoC の 実装”をやってみる3

”XyloniボードへのSapphire SoC実装とファームウエア開発プロジェクトの構築”の”Sapphire SoC の 実装”をやってみる2”の続き。

XyloniボードへのSapphire SoC実装とファームウエア開発プロジェクトの構築”の”Sapphire SoC の 実装”をやってみようということで、前回は、Verilog HDL ファイルや制約ファイルをインポートして、論理合成、Place & Route、ビットファイルの生成を行った。今回は、top_soc.v の SPI_1 ポートの追加を行った。もう一度、論理合成、Place & Route、ビットファイルの生成を行った。GitHub の Efinix-Inc/xyloni の soc_opalSoc.peri.xml を xyloni_sapphire プロジェクトの xyloni_sapphire.peri.xml と入れ替えた。

xyloni_sapphire プロジェクトの top_soc.v を開いた。
ポート宣言のところの system_spi_0_... の記述をコピーし、ペーストして、system_spi_1_... に記述をすべて変更した。
Sapphire SoC の生成のところで、SPI_1 を追加したため、Example Design よりもポートが増えているからだ。
Efinity_223_240416.png

同じく、top_soc.v の memoryCheckerPass の行を削除する。
Efinity_224_240416.png

memoryCheckerPass の行を削除した。
Efinity_225_240416.png

次に top_soc.v の SapphireSoC IP のインスタンス部分で、SPI_0 の記述をコピー & ペーストして、SPI_1 の記述に変更する。
元の SPI_1 の記述を示す。
Efinity_226_240416.png

SPI_0 の接続をコピー & ペーストして、SPI_1 に変更した。
Efinity_227_240416.png

セーブ・ボタンをクリックして、セーブを行った。
Efinity を終了した。

Synthesize ボタンをクリックして論理合成、Place & Route、ビットファイルの生成を行った。
Efinity_228_240416.png

GitHub の Efinix-Inc/xyloni の code の横の下向き三角をクリックし、プルダウンメニューから Download ZIP を選択して、ZIP ファイルをダウンロードした。
Efinity_229_240416.png

xyloni-master.zip がダウンロードされた。
xyloni-master.zip を解凍した xyloni-master フォルダの名前を xyloni に変更した。

xyloni_sapphire プロジェクトのフォルダを見ると、xyloni_sapphire.peri.xml ファイルがあったので、これを削除する。
Efinity_230_240416.png

xyloni_sapphire.peri.xml ファイルを削除した。

xyloni\design\soc_Opal_t8\soc_Opal_hw_t8\Xyloni_kit\soc_opalSoc.peri.xml を xyloni_sapphire プロジェクトにコピーする。
Efinity_231_240416.png

soc_opalSoc.peri.xml を xyloni_sapphire プロジェクトにコピーした。
Efinity_232_240416.png

soc_opalSoc.peri.xml の名前を xyloni_sapphire.peri.xml に変更した。
Efinity_233_240416.png
  1. 2024年04月16日 04:53 |
  2. Xyloni Development Kit
  3. | トラックバック:0
  4. | コメント:0