FC2カウンター FPGAの部屋 ISE11.1iをインストールした(続き)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ISE11.1iをインストールした(続き)

”ISE11.1iをインストールした”で出ていたエラーを解析する。
エラーはこんなのや。

ConstraintSystem:59 - Constraint [Sources/ddr2_sdram_cont_test.ucf(40)]: NET "ddr2_clkb" not found. Please verify that:
1. The specified design element actually exists in the original design.
2. The specified object is spelled correctly in the constraint source file.


こんなので、

ConstraintSystem:59 - Constraint [Sources/ddr2_sdram_cont_test.ucf(41)]: NET "ddr2_clk" not found. Please verify that:
1. The specified design element actually exists in the original design.
2. The specified object is spelled correctly in the constraint source file.


結局、ddr2_clkやddr2_clkbがないと言われています。
ちなみに、ddr2_clkやddr2_clkbの定義は下のようです。

output wire [QUANTITY_OF_CLK_OUTPUT-1 : 0] ddr2_clk; // DDR2のCLK
output wire [QUANTITY_OF_CLK_OUTPUT-1 : 0] ddr2_clkb; // DDR2のCLKB


#英語の使い方は間違っているかもしれませんが、ご容赦を。。。
QUANTITY_OF_CLK_OUTPUTは1なので、[0:0] ddr2_clkになっている。どうしてこうなったかというと、複数のDDR2 SDRAMを使っている場合など、場合によってクロックを複数供給する場合があって、その時に対応するためだ。
現在は1本ずつddr2_clkとddr2_clkbを使用している。この名前が違っているらしい。
ISE11.1iのXSTのRTLスケマで見てみたのが下の図。
ISE11_1i_5_090428.png

ddr2_clk(0)とddr2_clkb(0)になっている。定義からだと、この方が自然だと思うが、ISE10.1i SP3では、ddr2_clkとddr2_clkbになっていた。下の図。
ISE11_1i_6_090428.png

XSTのIOパッドの名前の付け方が変わったようだ。今までの下のUCFの記述を

NET "ddr2_clkb" LOC = "M2" |IOSTANDARD = SSTL18_II ;
NET "ddr2_clk" LOC = "M1" |IOSTANDARD = SSTL18_II ;


を下のように変えたらTranslateは通った。

NET "ddr2_clkb(0)" LOC = "M2" |IOSTANDARD = SSTL18_II ;
NET "ddr2_clk(0)" LOC = "M1" |IOSTANDARD = SSTL18_II ;


そうしたら、今度はPlace & Routeでエラー発生。このトラブルシュートは次回に。。。
ISE11_1i_7_090428.png

今度のISE11.1i はかなりのメジャーアップデートなのかもしれない?
  1. 2009年04月29日 07:45 |
  2. Xilinx ISEについて
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/1096-87d40bed
この記事にトラックバックする(FC2ブログユーザー)