FC2カウンター FPGAの部屋 ISE11.1iとISE10.1の比較
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ISE11.1iとISE10.1の比較

Mico32のプロジェクトでISE11.1iとISE10.1 SP3の比較をしてみた。
Mico32のプロジェクトは、本来は50MHzの動作なのだが、どのくらいの余裕があるかをみるために、クロック周期の制約を15ns、つまり66.7MHzにしてみた。
ISE11.1iとISE10.1のサマリを並べてみたのが下の図。
ISE11vsISE10_1_090502.png

これでDesign StrategyはDefaultの状態。ISE11.1のほうがNumber of Slice Flig FlopsとNumber of 4 input LUTsが少し少ない。逆にNumber of occupied SlicesはISE11.1のほうが多い。タイミング制約のエラーが出ている。
次に双方のTiming Analyzerの結果を下の図に示す。
ISE11vsISE10_2_090502.png

ISE11.1のData Path Delayは7.5nsの制約のところ、(ここはDDR SDRAMのコントローラなので、入力クロックの2倍で動作している)9.044nsでLevels of Logic = 6だが、ISE10.1はData Path Delayは10.375nsでevels of Logic = 7となっている。DefaultではISE11.1のほうが少しいいのかな?

次にISEの設定を可能な限りがんばるように設定を変えてみるXSTプロパティのEffortをHigh、MAPのOptimization StrategyをSpeed、Place & RouteのPlace & Route Effort Level をHigh、Extra EffortをContinue on Impossibleに変更した。言ってみれば、がんばる設定にして、もう一度、双方とも論理合成、インプリメントをしてみた。下が結果。
ISE11vsISE10_4_090502.png

ISE11.1は、Defaultの結果とは、Number of 4 input LUTsが3個多くなっているほかは変化がない。ISE10.1も微妙な増え方で、がんばる設定にしても、それほどロジックが増えない感じ。
Timingはどうなのか?気になるのでTiming Analyzerの比較を下のの図に示す。
ISE11vsISE10_3_090502.png

ISE11.1は-1.551nsが-1.276nsになって改善されている。クリティカルパスは変化している。やはりDDR SDRAMコントローラ部分のクロックの立下りを使ったFFから立ち上がりを使ったFFまでなので、制約は3.75nsだった。ISE10.1は10.375nsから9.425nsに改善された。

このプロジェクトに関してはISE11.1のほうが若干ではあるが性能が良いような気もするが微妙か?
とりあえず、がんばる設定にしたほうが若干、性能が良くなることが分かった。(ランタイムは長くなる)
#でも性能が良くなっていかどうかは微妙化も?ISE11.1では、若干クリティカルパスは短くなっているが3.75nsに対する割合で言ったら割合が大きくなっているし、ケースバイケース?

そういえば、デュアルコアは良いですね。2つのISEを同時にインプリメントできます。そうするとCPU使用率は100%になって、CPUファンも高速に回っているみたいですが。。。こんなときにデュアルコアが効いてきますね。
  1. 2009年05月03日 07:56 |
  2. Xilinx ISEについて
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/1100-35ac1267
この記事にトラックバックする(FC2ブログユーザー)