FC2カウンター FPGAの部屋 Spartan3A Starter KitのDDR2 SDRAMコントローラの再開
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Spartan3A Starter KitのDDR2 SDRAMコントローラの再開

前回、”Spartan3A Starter KitのDDR2 SDRAMコントローラIOテストモジュール公開”でSpartan3A Starter KitのDDR2 SDRAMコントローラIOテストモジュール公開をして止まっていたSpartan3A Starter KitのDDR2 SDRAMコントローラだが、今回テスト出来きるまで作り上げることにした。
土日でddr2_sdram_cont.vのトップから階層を構築することができて、シミュレーションでコンパイルエラーを修正して、シミュレーションができるところまで持って行った。テストベンチは前回のSuzaku-V用のテストベンチが使えるが、sd_loop_in, sd_loop_outなどの新たな信号があるので、その処理を追加した。
現在はこの辺までできたが、内部の信号のタイミングは精査していないので、まだいい加減だ。とりあえず形になるのを優先した。DDR2 SDRAMコントローラのサンプルは、Spartan3E用のもあるし、DDR2のSuzaku-V用のもある。ただしSuzaku-V用はOSERDESやISERDESを使用しているので、大幅な改造が必要だ。Spartan3E用はIOは似ているのだが、DDR用だ。そういうことで、両方を合わせて、でっち上げているので、タイミングがまだおかしい。(ただし、IO部分は前回まで作ってきたIOモジュールを使った新設計)
下が現在のシミュレーション波形。
Spa3A_STKit_DDR2_1_090601.png

ddr2_dqやddr2_dqsのタイミングが2クロックほど前に来ている(ピンクの丸と矢印)。ddr2_dqのデータが出ていない(緑の四角)。
とりあえず分かっているだけで、これらの問題がある。これから修正していくつもりだ。

そういえば検討していくうちに、Suzaku-V用のDDR2 SDRAMコントローラであやしい部分があったので、後でUCFを追加してもう一度確かめてみようと思う。
  1. 2009年06月01日 06:02 |
  2. Spartan3A Starter Kit
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/1126-4e0b6875
この記事にトラックバックする(FC2ブログユーザー)