FC2カウンター FPGAの部屋 Spartan3A Starter KitのDDR2 SDRAMコントローラのバーストテストのインプリメント2(弱音を吐く編)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Spartan3A Starter KitのDDR2 SDRAMコントローラのバーストテストのインプリメント2(弱音を吐く編)

Spartan3A Starter KitのDDR2 SDRAMコントローラのバーストテストのインプメントをしているのだが、Virtex-4と違ってSpartan-3Aだと200MHz動作、DDR2-400は厳しいみたい。
クリティカルパスをとりあえずFFでぶった切ってきたのだけれど、そろそろモグラたたきになってしまったようだ(こっちをケアしても、あっちがだめ)。
今のところ、クリティカルパスは6.920ns。5nsが目標なのでまだまだだ。
Spa3A_STKit_DDR2_imp_7_090608.png

Syntesize-XSTのプロパティのKeep HierarchyはNoになっている。

しかし、なひたふさんは”Spartan3E+DDR2メモリで400Mbps”ということなので凄い。。。少しタイミングエラーは出ているということだったが、200MHzで動作させるのは難易度が高い。
Spatan-3Aもデータシートによると”DDR/DDR2 SDRAMを最大で333Mbpsまでサポート”だそうなので、これで行くと166MHzということだな。そこまでは行けそうかな?これもスピードグレードが-5かもしれないし、どうだろうか?

とりあえず、だいぶ回路を変更してしまったので、もう一度シミュレーションで動作するかどうかを調べて、PlanAheadによるフロアプランでどのくらい改善できるかを見てみようと思う。
  1. 2009年06月09日 18:34 |
  2. Spartan3A Starter Kit
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/1137-b95eec2e
この記事にトラックバックする(FC2ブログユーザー)