FC2カウンター FPGAの部屋 NiosⅡ 9.0 IDE を使ってみる3(SDRAMが動作しない原因を追及がわからず...わかりました)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

NiosⅡ 9.0 IDE を使ってみる3(SDRAMが動作しない原因を追及がわからず...わかりました)

NiosⅡ 9.0 IDE を使ってみる2(SDRAMが動作しない)”でSDRAMのReadデータが出ていないことがわかった。今回は何とかしてSDRAMを動作させてみたい。

まずはSDRAMのイニシャライズ部分を見てみる。下のタイミングチャートに示す。
Nios2_IDE_90_14_090814.png

最初にプリチャージして、リフレッシュを2回、点線の部分がモードコマンドで、バースト長1、シーケンシャルモード、/CASレイテンシ3となっている。その後はReadしている。イニシャライズ手順は問題なさそう。

一度、sdram_clk を0度にしてやってみようと思う。やってみたがやはりだめだった。
sdram_clkを-30度にしてみたが、やはりだめだった。もう一度Pinの配置を見たけれど、問題ないみたいだ。
トップモジュールがVerilogだからダメということはないでしょうよね?原因がわからない。
サンプルをSignalTapⅡで見てみると読めているようだ。違いがわからない?
といういうわけで、いちおうサンプルではSOPC Builder , Nios2 IDEのテストをすることができたし、これでOKということにしようと思う。今度Alteraのツールを試す時には、Digi-keyでDE1を購入することにしたほうが良いかも?しれないと思うようになった。

追記:くりさんに指摘していただきましたが、SDRAM_Dがoutputになっていました。正しくはinoutです。くりさん、本当にありがとうございました。
これでSDRAMのVerifyエラーもなくなりました。SDRAMがRead出来るようになりました。下図参照。
Nios2_IDE_90_15_090815.png

000hをReadして0014hが読めています。
NiosⅡ9.0 IDE を立ち上げて、board_diga0 で右クリックかRun AS... -> NiosⅡHardwareを選択すると、NiosⅡTerminal Windowが表示された。LEDは制御できなかった。この辺がまだなぞ?
Nios2_IDE_90_16_090815.png

しかし、inout がoutputと間違っていてもエラーが出ないのですね?自分で間違ったのが悪いとはいえ、エラーを出してほしかったかなと?ちょっとさみしいです。。。
  1. 2009年08月15日 06:59 |
  2. NiosⅡ EDS
  3. | トラックバック:0
  4. | コメント:2

コメント

こんにちは。

>トップモジュールがVerilogだからダメということはないでしょうよね?原因がわからない。

> output wire [15:0] SDRAM_D,

inout じゃないですか? 一度、

http://www.dragonwake.com/download/FPGA/MAXII-CycloneII.pdf

76ページにあるように、回路図でやられてみては?



  1. 2009/08/15(土) 14:41:10 |
  2. URL |
  3. くり #mQop/nM.
  4. [ 編集 ]

くりさん、こんにちは。
その通りです。どうも暑さで参ったんでしょうか?もともとぼけているせいかもしれません。どうもありがとうございました。追記しました。
しかしエラーは出ないんですね?
  1. 2009/08/15(土) 22:10:11 |
  2. URL |
  3. marsee #f1oWVgn2
  4. [ 編集 ]

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/1203-6a800bd6
この記事にトラックバックする(FC2ブログユーザー)