FC2カウンター FPGAの部屋 CMOSカメラから画像を入力してディスプレイへ出力4
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

CMOSカメラから画像を入力してディスプレイへ出力4

・SRAMの容量
1ドットあたり輝度データ1バイトなので、640*480 = 307,200バイト。SRAMは1個当たり262,144X16bit = 524,288バイトなので1個で足りることになる。1個のChip Selectを操作して、後3個のChip Selectは1固定とする。

・クロックのブロック図
クロック関係のブロック図を下図に示す。
Camera_Disp_6_090921.png

水晶発振器から出力された48MHzクロックは、FPGAのDCMで24MHzに変換されてIOブロックにあるDDRレジスタを駆動する。DDRレジスタから出力された24MHzのクロックはCMOSカメラのCLKに入力される。CMOSカメラから出力されたPCLK(24MHz)はFPGAの別のDCMで受けられた後、FPGA内部のマスタークロック (mclk) として使用される。mclkはFPGA全体で使用するクロックである。
なお、DCM1/2のLOCKED信号をDDRレジスタのイネーブル信号として使い、DCM1/2がロックしないうちはCMOSカメラにクロックを供給しない。DCM1/1のLOCKEDは、論理を反転して、FPGA回路全体のリセット信号として使用する(resetはアクティブハイ)。
  1. 2009年09月22日 05:59 |
  2. 画像処理
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/1238-a751b563
この記事にトラックバックする(FC2ブログユーザー)