FC2カウンター FPGAの部屋 画像のエッジ検出2(方式の検討)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

画像のエッジ検出2(方式の検討)

CMOSカメラからの画像データからエッジを検出してみようということになったので、方式を考えている。
8bits X 2KWORDのBRAMを使って、CMOSカメラからのY(輝度)データを保存する。保存しながら2エントリのシフトレジスタに入力しながら、横方向に比較する。1水平ライン分BRAMにたまったら、今度はCMOSカメラからのY(輝度)データを前のデータと比較し、さらにBRAMから出力した1水平ライン前の2つのデータと比較する(下図参照)。比較して、1つでもスレッショルド値を超えていたら、ある値をSRAMに書き込み、そうでなければオール0を書き込む。スレッショルド値を超えた時の値はオール1ではコントラストが強すぎるかな?とりあえず半分の0x80 を書いておくことにしよう。

edge_detect_1_091028.png

最初のビットは比較できないし、比較できるときにはデータとは他にValidビットを用意して、Validビットが双方立っていないとその方向の比較は無視するようにする。
後はどのモジュールで比較を担当するかだが、CAMERA_CONTROLLERモジュールにcompareサブモジュールを作る感じで行こうと思う。

BRAMのWRITE_MODEはREAD_FIRSTモードにしておいた方が良いとSpartan3のユーザーズマニュアルに書いてあった。今回は前の水平ラインのデータを読み出しながら今の水平ラインのデータを書くので、WriteモードとReadモードにアドレスのコンフリクトが生じる可能性がありそうだ。BRAMは2Kバイトあるので、1Kバイトずつ使って、ダブルバッファリングしようかな?それならば、アドレスのコンフリクトは生じない。

ユーザーズマニュアルを読んでいるといろいろ発見があって面白い。Spartan3AのBRAMでは、 RAMB16BWERプリミティブがあって、それを使うとバイトイネーブルが付いているそうだ。512X36bits 構成ではWE0~3まであって、9ビットごとに書き込むレーンを決められる。これだと、今まで、バイトイネーブルが欲しいために、2KX9bits のBRAMを4個並べていた構成で、メモリ容量がいらなければ512X36bits 構成にすることができる。

”1つのブロックRAMを使用した256x72シングルポー トRAM”の例があった。”メモリアレイ を半分に分割 し、一方に下位 36ビッ ト 、も う 一方に上位 36 ビット を保存することによ り 、 72 ビット幅のメ モ リを作成します。”そうか、これは気がつかなかった。覚えておくことにする。
  1. 2009年10月28日 20:14 |
  2. 画像処理
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/1273-4e3856ae
この記事にトラックバックする(FC2ブログユーザー)