FC2カウンター FPGAの部屋 HDLのソースの行数
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

HDLのソースの行数

前々から、自分で書いたHDLソースの行数を知りたいと思っていました。
ネットで検索してみたところコロ助というソフトで各ソースファイルの行数を簡単に取得できることがわかりました。
言語の種類ごとにカウントできるので、起動してから他の言語のチェックはすべてはずして、VHDLとVerilogは最初から用意されていなかったので、自分で追加しました。
korosuke_1_091031.png

VHDLの設定は
korosuke_2_091031.png

Verilogの設定は
korosuke_3_091031.png

これで、このブログでダウンロード出来るソースを試してみます。
CMOSカメラから白黒ディスプレイ表示回路 (CamDispCntrl_SRAMp_091023.zip) は、全部で1419行でした。有効行は1169行です
korosuke_4_091031.png

Spartan3A Starter Kit のDDR2 SRAMコントローラのバーストテスト (Spa3A_STKit_ddr2_burst_test_090821.ZIP) は3388行、有効行が2820行。やはりcontroller.v が一番多くて995行。
SuzakuV_DDR2_test (SuzakuV_DDR2_test_080823.ZIP) は、3884行。有効行は2952行。
Spartan3E Starter Kit のDDR SDRAMバーストテスト (DDR_burst_test_verilog_080404.ZIP) は、2192行、有効行は1861行でした。

ちなみにお仕事の大きな基板のVHDLソース行数は3万7千行程度。PCIの基板の方は3万5千行程度でした。
今作りかけのPCI-X基板のVHDLソースは半分くらいの出来で2万5千行程度です。

  1. 2009年10月31日 04:58 |
  2. その他のFPGAの話題
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/1276-72b9dd5d
この記事にトラックバックする(FC2ブログユーザー)