FC2カウンター FPGAの部屋 CORE Generatorで分散RAM(SLICEM)の同期FIFOを生成2
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

CORE Generatorで分散RAM(SLICEM)の同期FIFOを生成2

CORE Generatorで分散RAM(SLICEM)の同期FIFOを生成1”の続き。

Optional Flagsだが、Almost Full FlagとAlmost Empty Flagを入れておこう。これらを入れておくと、後ろの段でクリティカルパス回避のためにFFで受けることができるようになる。
主にシミュレーション用にOverflow FlagとUnderflow Flagも入れておこう。どこにもつながなければ、論理合成で削除してくれるだろう。”Next >”ボタンをクリックする。
Core_Gen_7_100120.png

InitializationではReset関係の設定。同期リセットとした。Reset時のDoutの値は0とした。(デフォルト)”Next >”ボタンをクリックする。
Core_Gen_8_100120.png

Data Count OptionsでData Countにチェックを入れる。Data Countを使用して幾つ書いたかを知ることができる。Data Count Width は5ビットである(First-Word Fall-Throughの場合)。”Next >”ボタンをクリックする。
Core_Gen_12_100122.png

FIFO Generator Summaryが表示される。Generateボタンをクリックする。
Core_Gen_10_100120.png

これで同期FIFOの生成が始まる。生成にはけっこう時間がかかる。これで、cmd_sync_fifoが生成できた。
Core_Gen_11_100120.png


(2010/01/22:追記)
First-Word Fall-ThroughはData Count Width が5ビットだが、Standard FIFOを選ぶとData Count Width は4ビットとなる。16個目はどうやって表すのだろうか?なぞ?あまりCoreGenのFIFO使ったことが無いので。。。最下位ビットが削除することで、バス幅が切り詰められるとデータシートに書いてある。シミュレーションでFirst-Word Fall-ThroughとStandard FIFOの動作の違いを調べてみた
Core_Gen_9_100120.png
  1. 2010年01月21日 04:00 |
  2. Core Generator
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/1360-af03826e
この記事にトラックバックする(FC2ブログユーザー)