キャラクタ描画テスト回路のシミュレーション

大体、キャラクタ描画テスト回路のシミュレーションが終了した。
キャラクタ描画テスト回路の構成図を下に示す。

関連する資料
Spartan3A Starter KitのビットマップVGAコントローラの仕様１
Spartan3A Starter KitのビットマップVGAコントローラの仕様２
キャラクタ生成コントローラの仕様
キャラクタ生成コントローラの仕様２

キャラクタ描画テスト回路の主なモジュールのシミュレーション波形を下に示す。


ビットマップVGAコントローラについては、”ビットマップVGAコントローラのデバック１”で説明済みだ。
DDR2 SDRAMはDDR2 SDRAMコントローラの出力だ。上に書いてあるREADがビットマップVGAコントローラのDDR2 SDRAMのRead、WRITEがキャラクタ生成コントローラのWriteを表す。Writeを見ると間が空いているのがわかると思うが、これは、キャラクタを描画する際のドットの行が変わるときに、VRAMアドレスが不連続となるためだ。WRITEの時に下のChar_Graphic_Processorを見ると、動作しているのが確認できる。よく見ると間が空いているのがわかると思う。これは非同期FIFOにDDR2 SDRAMへのWriteを積んでいくが、ビットマップVGAコントローラがDDR2 SDRAMを使用しているため、非同期FIFOがFULLになるとWaitするためだ。ビットマップVGAコントローラがDDR2 SDRAMの使用を終了すると、アービタからのGRANTがアクティブとなって、キャラクタのビットをDDR2 SDRAMに書き込んでいく。この後のキャラクタの書き込みは、1秒間に20キャラクタ書く予定なので、50ms後となり、現在のシミュレーション時間では見ることが出来ない。

本当はもっとCとのインターフェースを作って、表示を確認するシミュレーションをすれば良いのだろうが、シミュレーション時間も半端ないだろうし、これで大体、シミュレーションは終了として、次はインプリメントに移ることにする。