VHDLでOVLアサーションを使用する１（ライブラリのコンパイル）

今までのVerilogのOVLアサーションでは、OVL_V2をコンパイルしていたが、ライブラリ化するとコンパイルは必要無くなる。VHDLのOVLアサーションでは、VHDLのOVLアサーション(ovl_***.vhd)やVerilogのOVLアサーション(ovl_***.v)をコンパイルしてライブラリ化する。このあたりの手順は、Accellera Standard OVL V2 Library Reference Manual Software Version 2.4 March 2009の43ページ、"VHDL OVL Compile Order with Verilog OVL"を参考にしている。

1. ModelSim AE 6.5bを立ち上げて、cdコマンドでstd_ovlフォルダに移動する（Transcriptウインドウにコマンドを入力する）。

cd H:/HDL/OVL/std_ovl

2. vlibコマンドでaccellera_ovl_vlogライブラリを作成する。

vlib accellera_ovl_vlog

3. Verilog OVLをaccellera_ovl_vlogライブラリにコンパイルする。

vlog -work accellera_ovl_vlog +define+OVL_VERILOG +define+OVL_ASSERT_ON +define+OVL_FINISH_OFF +incdir+H:/HDL/OVL/std_ovl ovl_*.v

4. vlibコマンドでaccellera_ovl_vhdlライブラリを作成する。

vlib accellera_ovl_vhdl

5. VHDL OVLをaccellera_ovl_vhdlライブラリにコンパイルする。

vcom -93 -work accellera_ovl_vhdl std_ovl.vhd
vcom -93 -work accellera_ovl_vhdl std_ovl_procs.vhd
vcom -93 -work accellera_ovl_vhdl std_ovl_components_vlog.vhd
vcom -93 -work accellera_ovl_vhdl std_ovl_clock_gating.vhd
vcom -93 -work accellera_ovl_vhdl std_ovl_reset_gating.vhd
vcom -93 -work accellera_ovl_vhdl ovl_*.vhd
vcom -93 -work accellera_ovl_vhdl vhdl93/ovl_*_rtl.vhd

これでライブラリの準備は終了。