FC2カウンター FPGAの部屋 Spartan-6のお勉強2(クロック・マネージメント・テクノロジ)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Spartan-6のお勉強2(クロック・マネージメント・テクノロジ)

まずはDCMだが、DCM_SPとDCM_CLKGENがある。
DCM_SPは以前のSpartan-3AのDCM_SPとほとんど変わらないようだ。
DCM_CLKGENがSpartan-6で追加された新しいDCMのようだ。”Spartan-6 FPGAクロック リソース ユーザーズガイド UG382 (v1.3) 2010年2月22日”の63ページのリストを転載する。

• CLKFX および CLKFX180で低出力ジッタ
• CLKIN でのジッタ許容を改善
• M および D 値をダイナミック プログラミング。
CLKFX_MULTIPLY および CLKFX_DIVIDE 属性を上書き し ます。
• 固定 CLKFX_MULTIPLY および CLKFX_DIVIDE 属性よ り 幅広い範囲から M および D 値を指定
• CLKFXDV で CLKFX 出力を追加逓倍
• 入力クロック 損失の場合のフリーランニング オシレータ
• スペクトラム拡散クロック生成


うたい文句通りに受けとれば、今までのDCMの欠点を克服している。
下に、”Spartan-6 FPGAクロック リソース ユーザーズガイド UG382 (v1.3) 2010年2月22日”の57ページのDCMの図を下に示す。
CMT_1_100405.png

PLLは、広範囲の周波数合成とDCMと併用した外部または内部のジッタフィルタに使われるそうだ。PLLはジッタを低減できるので、PCI Expressのカードエッジコネクタからの入力クロックのジッタを低減するので、使用できると思われる。その他、Virtex-5のPLLとどう違うかはよく分からない。

ジッタ低減DCMとPLLはどう使い分けるのかが、まだ良くわからない。

(2010/04/06:追加)
DCM_CLKGENには、CLKFB入力がなかった。これだと、クロック入力パッドからDCMまでの遅延はキャンセルすることが出来ないのだろうか?いろいろ興味がわいていきたので、試しにインプリメントしてみることにする。
  1. 2010年04月05日 20:43 |
  2. Virtex-6, Spartan-6
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/1427-62e0a939
この記事にトラックバックする(FC2ブログユーザー)