FC2カウンター FPGAの部屋 CoreGenからChipScope Proを使用する1(ICONコアの生成)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

CoreGenからChipScope Proを使用する1(ICONコアの生成)

Spartan-6セミナに行ったときに、CoreGen(CORE Genarator) からChipScope Pro(以下、ChipScope)コアを生成してDDR3 SDRAMをテストしたので、これをやってみたいと思っていた。疑問だったCDCファイル(信号名を記述したファイル)の対処方法もわかったのでブログに備忘録を書いておこうと思う。
ICON、ILAコアを生成して、HDLで信号を接続する方法は、今までやってきたCore Inserterを使用する方法に比べて、HDLを修正する必要があるという欠点があるが、論理合成で無くなってしまった信号名にもHDL上で信号を渡すので、問題なく観察ができるという利点がある。いままで、Core Inserterで信号名の検索に苦労してきたので、HDLを修正する必要はあるが、ChipScopeのコアで行う方法をやってみたかったのだ。

プロジェクトは以前、原因がわからずに休止状態になったGraphic Contorller Testプロジェクト、これにCoreGenからChipScopeをかけて、どのような状態になっているかを見ることにする。
最初にCoreGenでICONコアを生成する。Project NavigatorのHierarchyウインドウから、右クリックメニューを表示してNew Source...を選択する。
CS_Core_Gen_1_100527.png

Select Source TypeからIP(CORE Generator & Architecture Wizard)を選択して、File nameにGCT_icon と入力して、Nextボタンをクリックする。
CS_Core_Gen_2_100527.png

New Source WizardのView by FunctionのDebug & Verification からChipScope Pro を選択し、その下のICON (ChipScope Pro - Integrated Controller) を選択する。Nextボタンをクリックする。
CS_Core_Gen_3_100527.png

Summaryが表示される。Finishボタンをクリックする。
CS_Core_Gen_4_100527.png

ICON (ChipScope Pro - Integrated Controller) のWizardが表示される。今回はVIO使わないので、 Number of Controller Portsは1とする。Generateボタンをクリックする。
CS_Core_Gen_5_100527.png

これで、ICONコアが生成され、Project NavigatorのDesignウインドウにGCT_iconが表示された。

今日は疲れたので、この辺りで終了とする。録画してあったF1を見よう。

CoreGenからChipScope Proを使用する2(ILAコアの生成)”に続く。
  1. 2010年06月01日 04:56 |
  2. Chipscope
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/1482-0408b468
この記事にトラックバックする(FC2ブログユーザー)