FC2カウンター FPGAの部屋 Write側とRead側のデータ幅の異なるFIFOのシミュレーション3
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Write側とRead側のデータ幅の異なるFIFOのシミュレーション3

非同期FIFOの話題をもう1つ。
今度は前とは逆で、Writeのデータ幅が16ビットで、Readのデータ幅が32ビットの非同期FIFOの入出力フォーマットを検証してみた。
まずは、Write側で16ビット幅で書く場合のシミュレーション波形を下に示す。
def_width_fifo_15_100718.png

wr_enが1の時のwr_clkの立ち上がりで、FIFOにdin[15:0]のデータがWriteされる。Writeした値は、0006, 0007, 0008,0009, 000a, 000b, 000c, 000d だ。
これでRead側で32ビット幅で読んだときのシミュレーション波形を見てみる。
def_width_fifo_16_100718.png

FWFTなFIFOなので、rd_enが1の時に、rd_clkの立ち上がりでdout[15:0]に出てくるデータがそうだ。00060007, 00080009, 000a000b, 000c000d と出てくる。32ビットのうちの最初に入れた16ビットが上位、次の16ビットが下位になっている。これで、”Write側とRead側のデータ幅の異なるFIFOのシミュレーション2”と対称に成っていることがわかった。普通に使えば使えるので安心した。
  1. 2010年07月18日 10:02 |
  2. Core Generator
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/1529-cb0ad62b
この記事にトラックバックする(FC2ブログユーザー)