FC2カウンター FPGAの部屋 Spartan-3A Starter KitでCMOSカメラ・ディスプレイ回路5(テストベンチをコーディング中)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Spartan-3A Starter KitでCMOSカメラ・ディスプレイ回路5(テストベンチをコーディング中)

いやー、暑い夏ですね。。。日曜日にエアコンなしで過ごしていたら、マジにクラクラして熱中症になりそうになりました。室温は約36度でした。皆さんはいかがお過ごしですか?暑いのでご注意ください

さて、Spartan-3A Starter KitでCMOSカメラ・ディスプレイ回路もインプリメンテーション用のVerilogファイルは書き終えて、一応、XSTで論理合成はできるようになった。(熱中症になりそうになりながらも頑張りました)
CamDispCntrler_DDR2_8_100727.png

次はシミュレーション用のテストベンチを作成している。DDR2 SDRAMのモデルと以前作成してあったCMOSカメラのモデルを一部修正して使う予定だ。
私は、Notepad++を2つのビューにして左を見ながら右のビューを書いている。下の図のような感じでテストベンチを作っている。
CamDispCntrler_DDR2_9_100727.png

もっと便利にテストベンチを作れないかと思う。Project Navigatorからテストベンチをつくるとテンプレートを作ってくれるが、いまいち自分のスタイルではないので、簡易的には利用するが、どうもテストベンチを書くときは自分で書いてしまう。やはりSystemVerilogに移行したいが、XSTは対応していないな。。。
  1. 2010年07月27日 05:15 |
  2. 画像処理
  3. | トラックバック:0
  4. | コメント:4

コメント

テストベンチだけでもSystemVerilogで書くと、便利ですよぉ

  1. 2010/07/27(火) 08:13:35 |
  2. URL |
  3. アプロ #-
  4. [ 編集 ]

アプロさん、こんにちは。
>テストベンチだけでもSystemVerilogで書くと、便利ですよぉ
そうすると、ModelSim Starterを使うしかなくなりますね。DDR2 SDRAMのモデルなどを入れてシミュレーションすると1万行を越えてしまって、極端に遅くなってしまいます。
やはり、Verilogにしておいて、Veritakなどで(ISimはそういえば試してみたことはないな。。。)シミュレーションしないと現実的なスピードでシミュレーションできません。
#早くVeritakがSystemVerilogに対応してくれれば。。。やはりあれを貰っておいたほうが良かったかな???
  1. 2010/07/27(火) 08:26:06 |
  2. URL |
  3. marsee #f1oWVgn2
  4. [ 編集 ]

ザイリンクスのは、制約が厳しいので、困りものですねぇ

Veritak は、そろそろSystemVerilog対応でしたっけ?
  1. 2010/07/27(火) 10:10:25 |
  2. URL |
  3. アプロ #-
  4. [ 編集 ]

VeitakのFAQを見ると、SVサブセットリリース   :1/End 2011となっています。
http://japanese.sugawara-systems.com/faqs.htm

  1. 2010/07/27(火) 12:20:09 |
  2. URL |
  3. marsee #f1oWVgn2
  4. [ 編集 ]

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/1535-2c0ef1c6
この記事にトラックバックする(FC2ブログユーザー)